DFT时序分析与优化策略
🧑🏫
30章 · 完整目录
01
DFT基础概念
什么是DFT
为什么需要DFT
DFT在芯片设计流程中的位置
02
时序分析基础
建立时间与保持时间
时钟抖动与时钟偏移
时序路径分类
03
扫描链设计原理
扫描链结构
扫描触发器类型
扫描使能控制
04
扫描链时序约束
扫描时钟约束
扫描输入输出延迟
扫描模式时序分析
05
扫描链时序优化
扫描链重排序
扫描链分段
时钟门控处理
06
ATPG基础
ATPG工作原理
故障模型
测试覆盖率概念
07
ATPG时序相关
时序故障模型
路径延迟故障
转换故障
08
BIST架构
MBIST架构
LBIST架构
BIST控制器设计
09
BIST时序分析
BIST时钟域
BIST模式时序约束
BIST测试周期
10
边界扫描标准
JTAG标准
TAP控制器
边界扫描寄存器
11
边界扫描时序
TCK时钟域
TDI/TDO时序
边界扫描链延迟
12
DFT时钟设计
测试时钟源
时钟复用
时钟树在测试模式下的平衡
13
DFT复位设计
测试复位信号
异步复位同步释放
复位树分析
14
测试模式时序约束
测试模式SDC编写
多模式时序分析
模式切换时序
15
静态时序分析在DFT中的应用
STA基本流程
DFT相关检查项
时序报告解读
16
时序收敛策略
关键路径优化
缓冲器插入
逻辑重组
17
功耗与时序权衡
测试功耗问题
低功耗DFT技术
时序与功耗平衡
18
DFT时序异常处理
异步时钟域处理
伪路径
多周期路径
19
片上时钟控制
OCC电路原理
OCC时序分析
OCC配置
20
测试压缩技术
压缩原理
解压器/压缩器时序
压缩率与时序权衡
21
层次化DFT时序
顶层与子模块时序
跨模块路径
层次化扫描链
22
DFT时序验证方法
形式化验证
动态仿真
时序签核
23
工艺角与时序
PVT变化影响
工艺角选择
最差情况分析
24
DFT时序脚本自动化
Tcl脚本编写
时序报告自动化分析
优化流程自动化
25
常见DFT时序问题案例
保持时间违例修复
建立时间违例修复
时钟偏斜问题
26
先进工艺节点DFT挑战
FinFET影响
电压降影响
电磁干扰
27
DFT与功能时序协同
功能模式与测试模式共享路径
时序预算分配
28
测试良率与时序
时序相关测试失效
良率分析
时序裕度优化
29
DFT时序分析工具
主流EDA工具介绍
工具使用技巧
工具对比
30
综合案例与实战
完整DFT时序分析流程
项目实战经验
最佳实践总结