📘 混合信号芯片 · 可测性设计实战
🧪
30章 完整体系
⚡
从基础到项目
🎯
配色
📅 2025 · 实战版
01
混合信号DFT概述
混合信号芯片
DFT基本概念
为什么更难
课程目标
02
测试基础理论
故障模型
测试覆盖率
ATPG原理
ATE流程
03
数字DFT核心架构
扫描链原理
扫描触发器
扫描使能
压缩技术
04
模拟与混合信号测试挑战
模拟测试难点
数模接口
测试时间成本
良率质量
05
边界扫描 JTAG/IEEE 1149.1
JTAG标准
TAP控制器
边界扫描寄存器
混合信号应用
06
IEEE 1149.4 混合信号测试总线
标准背景
ATAP
内部测试结构
1149.1兼容
07
IEEE 1687 (IJTAG) 可扩展测试
IJTAG动机
SIB
仪器连接访问
混合信号IP
08
ADC/DAC可测性设计
INL/DNL
SNR/SFDR
BIST架构
DAC测试
09
PLL与时钟系统测试
PLL结构
锁定时间抖动
频率测量
时钟监控
10
电源管理单元(PMU)测试
LDO测试
DC-DC测试
电源排序监控
电压电流测量
11
传感器接口测试
模拟前端AFE
电容/电阻激励
温度传感器
片上参考源
12
混合信号BIST架构
数字BIST回顾
模拟BIST
Loopback测试
片上信号发生器
13
测试访问机制(TAM)设计
TAM架构
测试壳设计
芯核测试包装
带宽资源分配
14
测试调度与优化
多芯核并行
测试时间最小化
功耗约束调度
资源分配算法
15
DFT插入流程
RTL DFT规划
综合扫描插入
物理设计DFT
规则检查
16
ATE测试程序开发
ATE硬件配置
测试向量生成
模拟波形编程
良率分析调试
17
DFT仿真与验证
测试模式仿真
故障仿真
时序仿真
后仿真调试
18
良率与失效分析
良率模型
失效定位
良率学习循环
DFT对良率影响
19
低功耗DFT设计
低功耗扫描
电源域测试
时钟门控测试
漏电流测试
20
高速接口测试
SerDes测试
高速I/O
眼图抖动
一致性测试
21
RF与毫米波测试
RF测试挑战
片上RF BIST
混频器PA测试
EVM/ACLR
22
MEMS与传感器融合测试
MEMS器件测试
多传感器同步
校准修调
系统级测试
23
安全与可信测试
硬件木马检测
侧信道分析
安全扫描设计
防篡改测试
24
车规级混合信号DFT
AEC-Q100
功能安全ISO26262
在线测试LBIST
冗余自检
25
DFT设计文档与规范
测试计划编写
DFT规范文档
测试报告模板
设计评审清单
26
EDA工具与流程
Tessent/DFTCompiler
脚本自动化
流程集成
版本管理
27
项目实战1: 混合信号SoC DFT
项目背景
DFT架构选择
插入验证
ATE测试结果
28
项目实战2: 车规级PMIC DFT
安全要求
测试覆盖率目标
BIST实现
量产数据
29
项目实战3: 高速ADC IP DFT
IP级DFT
接口测试
性能测试
良率提升
30
课程总结与未来趋势
课程回顾
ML for DFT
3D IC测试
职业发展资源