🧠 NPU 硬件架构
从零到一设计指南
📘 30章 · 从入门到流片
🎯 友好色系
⚡ 紧凑目录
30/30
01
NPU概述与AI芯片市场
什么是NPU · AI芯片分类 · 云端/边缘/终端 · 设计挑战
02
神经网络基础回顾
感知机 · CNN核心算子 · RNN/LSTM · Transformer注意力
03
NPU设计目标与规格定义
TOPS/GOPS · 功耗墙 · INT8/FP16/BF16 · 面积成本
04
NPU宏观架构概览
PE阵列 · SRAM/DRAM · Dataflow · 控制单元
05
脉动阵列设计
一维/二维阵列 · 数据复用 · 踩坑实战
06
PE微架构设计
MAC单元 · 累加器 · 流水线 · 激活函数集成
07
片上存储系统设计
SRAM分区 · 双缓冲 · DMA · 带宽计算
08
数据流架构
Weight/Input/Output/Row Stationary
09
指令集架构设计
NPU专用指令 · VLIW+SIMD · 微码设计
10
编译器与软件栈
编译流程 · 算子库 · 内存分配 · 量化工具链
11
卷积计算加速
im2col+GEMM · Winograd · FFT · 稀疏卷积
12
矩阵乘法加速
分块Tiling · Strassen · 稀疏矩阵 · 脉动映射
13
池化与归一化层加速
最大/平均池化 · BN融合 · LN设计
14
激活函数硬件实现
ReLU变体 · Sigmoid/Tanh近似 · GELU/Swish
15
量化技术
对称/非对称 · QAT · PTQ · 混合精度
16
稀疏计算加速
权重剪枝 · 激活稀疏 · 零值跳过 · 索引编码
17
Transformer加速器设计
自注意力硬件 · Softmax · KV Cache · 多头并行
18
片上网络设计
Mesh/Torus · 路由算法 · 拥塞控制 · NoC应用
19
功耗管理设计
时钟门控 · 电源门控 · DVFS · 功耗估算
20
验证与测试策略
RTL仿真 · 形式化 · FPGA原型 · ATE向量
21
物理设计要点
综合 · 布局布线 · CTS · STA
22
NPU与SoC集成
AXI/CHI · 一致性 · 中断 · 启动流程
23
多核NPU架构
同构/异构 · 负载均衡 · 核间通信 · 共享存储
24
存算一体架构
SRAM/RRAM存算 · 模拟/数字 · 挑战
25
近存计算
HBM+3D堆叠 · 存储级计算 · 近存架构
26
NPU性能评估与基准测试
性能模型 · Roofline · MLPerf · 应用分析
27
RISC-V在NPU中的应用
自定义扩展 · RVV · 协处理器接口
28
NPU安全设计
侧信道防护 · 加密推理 · TEE · 安全启动
29
前沿趋势
光计算NPU · 量子神经网络 · 模拟AI · 可重构
30
完整NPU设计案例
从规格到流片 · 端侧NPU完整流程回顾