🚀 服务器芯片互联总线设计实战
30章 · 从入门到实战
📘 友好色系 · 专业硬核
1
总线概述
演进历史 · 片内/片间总线 · 带宽/延迟/功耗
2
总线拓扑
点对点/总线型/星型/环型/Mesh/Torus 对比
3
总线协议基础
Valid-Ready · 请求-响应 · 事务与突发传输
4
AXI总线协议 (上)
5个通道 · 通道握手规则
5
AXI总线协议 (下)
乱序/Outstanding · Crossbar与Interconnect
6
CHI总线协议 (上)
协议概述 · RN/RN-F/HN-F/SN · 三层架构
7
CHI总线协议 (下)
事务流 · Snoop过滤与一致性
8
总线仲裁
固定优先级/轮询/加权轮询 · 仲裁器设计
9
总线桥接
AXI-to-APB/AHB · 异步FIFO · 位宽转换
10
总线性能建模
延迟/吞吐量模型 · Utilization计算
11
总线仿真环境搭建
SystemVerilog BFM · VCS脚本 · 波形调试
12
总线验证策略
定向/随机测试 · CDV · 断言编写
13
总线低功耗设计
时钟门控 · 电源门控 · DVFS影响
14
总线安全机制
TrustZone · 地址空间隔离 · 访问权限控制
15
片上网络 (NoC) 基础
Router/Link/NI · XY路由 · 维序路由
16
NoC流控机制
虫洞交换 · 虚拟通道 · 信用制流控
17
NoC拓扑设计
2D Mesh · 环形 · 混合拓扑选择
18
NoC性能分析
延迟-负载曲线 · 饱和吞吐量 · 热点退化
19
CXL协议入门
CXL.io/cache/mem · 与PCIe关系
20
CXL一致性引擎
缓存一致性 · Bias模式 · Snoop机制
21
CCIX与OpenCAPI
协议特点 · 与CXL对比分析
22
Die-to-Die互联
UCIe标准 · PHY设计 · Streaming/Flit模式
23
HBM内存接口
HBM2E/HBM3 · PHY挑战 · TSV与微凸点
24
总线时序收敛
Setup/Hold · Clock Skew · 时序修复
25
总线物理设计
布线规划 · 屏蔽线 · 串扰抑制
26
总线测试与调试
Loopback · IBERT · 边界扫描 (JTAG)
27
多芯片互联 (MCM)
MCM设计挑战 · Chiplet互联 (BoW/OpenHBI)
28
总线标准演进
AMBA→CHI · PCIe→CXL · 光互联/Chiplet
29
实战项目一：AXI DMA控制器
架构设计 · RTL编码 · 仿真验证
30
实战项目二：CHI缓存一致性互联
系统架构 · 协议实现 · 性能评估