📘 内存子系统深度优化
30章 · 服务器芯片
⚡ DDR5 / CXL / HBM
01
内存子系统概述
架构演进 · DDR4/DDR5/LPDDR5 · IMC原理
➔
02
内存时序参数详解
CL/tRCD/tRP/tRAS · JEDEC标准
➔
03
内存带宽优化
Channel/Rank Interleaving · Bank Group
➔
04
内存延迟优化
预取策略 · 写合并 · 读延迟隐藏
➔
05
内存控制器设计
FR-FCFS/Par-BS · 请求重排序 · 仲裁
➔
06
内存ECC与可靠性
SECDED · Chipkill · Rank Sparing
➔
07
内存功耗管理
Self-Refresh · TCR · DVFS
➔
08
NUMA架构优化
本地vs远程 · 带宽优化 · 数据本地化
➔
09
内存一致性模型
TSO/SC/RC · Store Buffer · 内存屏障
➔
10
Cache与内存协同
Cache Line · 写回/写通 · 一致性协议
➔
11
TLB优化
TLB层次 · 大页 · 预取与替换
➔
12
内存虚拟化
EPT/NPT · 气球驱动 · 大页虚拟化
➔
13
内存热插拔与RAS
热添加/移除 · 故障预测 · 在线修复
➔
14
内存测试与验证
BIST · Stress-ng/Memtest · 边界扫描
➔
15
内存性能分析工具
Perf/Likwid/Vtune · Stream/Lat_mem_rd
➔
16
DDR5新特性
PMIC · ODECC · RCD优化
➔
17
CXL内存扩展
CXL.mem · 内存池化 · 语义SSD
➔
18
HBM(高带宽内存)优化
HBM2E/HBM3 · TSV · 堆叠调度
➔
19
内存频率与时序权衡
频率vs延迟 · 最优配置 · 自动超频
➔
20
内存子系统建模
SystemC/TLM2.0 · DRAM timing模型
➔
21
内存安全
Rowhammer · MKTME/SME · 安全隔离
➔
22
异构内存管理
NVM集成 · 层级管理 · 数据迁移
➔
23
内存控制器微架构
请求队列 · 数据路径 · 写缓冲
➔
24
内存训练与校准
DDR初始化 · Write Leveling · DQS
➔
25
内存子系统验证方法学
UVM · 覆盖率驱动 · 形式化验证
➔
26
内存功耗优化实战
低功耗状态 · 自适应刷新 · 感知功耗
➔
27
内存带宽争用与QoS
带宽分区 · QoS控制 · 公平调度
➔
28
内存子系统DFT
MBIST · 修复分析 · 冗余行/列
➔
29
性能调优案例
数据库/大数据/AI · 参数调优方法论
➔
30
未来内存技术展望
CXL 3.0 · 内存计算 · 光学互连
➔