服务器芯片架构 · 从零到精通 · 课程目录

什么是服务器芯片
CPU/GPU/DPU/FPGA
芯片设计流程概览

02数字电路基础

晶体管与逻辑门
组合逻辑电路
时序逻辑电路
时钟与复位

03计算机体系结构基础

指令集架构(ISA)概述
冯·诺依曼与哈佛
流水线概念

04RISC-V指令集架构

RISC-V发展史
基础指令集RV32I
特权架构
RISC-V生态

05Verilog硬件描述语言

Verilog基础语法
模块与端口
组合逻辑建模
时序逻辑建模

06Verilog进阶

状态机设计
FIFO设计
跨时钟域同步
仿真与Testbench

07处理器微架构(一)

取指阶段(Fetch)
指令缓存(I-Cache)
分支预测基础

08处理器微架构(二)

译码阶段(Decode)
寄存器堆
发射逻辑

09处理器微架构(三)

执行阶段(Execute)
ALU设计
乘法器与除法器

10处理器微架构(四)

访存阶段(Memory Access)
数据缓存(D-Cache)
TLB设计

11处理器微架构(五)

写回阶段(Write Back)
旁路转发(Forwarding)
流水线冒险处理

12超标量与乱序执行

超标量架构基础
乱序执行引擎
重排序缓冲(ROB)
保留站

13多核与缓存一致性

多核架构概述
MESI协议
目录协议
一致性互连

14内存子系统

DDR/LPDDR内存控制器
内存映射与地址转换
NUMA架构

15片上互连(NoC)

总线架构(AXI/CHI)
环形互连
Mesh互连
QoS与仲裁

16PCIe与IO子系统

PCIe协议基础
PCIe控制器设计
DMA引擎
IOMMU

17服务器芯片电源管理

功耗分析
DVFS
电源门控
时钟门控

18芯片安全架构

可信执行环境(TEE)
安全启动
加密引擎
侧信道攻击防护

19物理设计基础

综合(Synthesis)
布局布线(P&R)
静态时序分析(STA)

20验证方法论

功能验证
UVM验证框架
覆盖率驱动验证
形式化验证

21DFT可测试性设计

扫描链
边界扫描
BIST
ATPG

22芯片封装与散热

封装类型(BGA/LGA/FCBGA)
热设计功耗(TDP)
散热方案

23服务器芯片固件与BSP

UEFI/BIOS
设备树
Linux内核启动流程
ACPI

24性能分析与优化

Benchmark(SPEC/Geekbench)
性能计数器
性能调优方法论

25AI加速器架构

神经网络基础
矩阵乘法加速
脉动阵列
数据流架构

26芯片项目实战(一)

需求分析与架构定义
性能建模
微架构设计

27芯片项目实战(二)

RTL编码与代码规范
模块级验证
集成验证

28芯片项目实战(三)

逻辑综合与DFT插入
时序收敛
物理设计

29芯片项目实战(四)

流片前检查(Tape-out Checklist)
测试与特性分析

Chiplet架构
先进封装(2.5D/3D)
存算一体
量子计算与芯片