- DRAM/SRAM/NAND/NOR
- 市场格局
- 发展趋势
- 建立时间与保持时间
- 时钟抖动/偏移
- 时序裕量
- 同步约束
- tRCD/tCL/tRP/tRAS
- DDR4/DDR5差异
- 读写时序图
- ONFI vs Toggle
- 读/写/擦除时序
- ECC与坏块管理
- 异步SRAM时序
- 同步SRAM时序
- SRAM vs DRAM
- 时钟树综合
- 分频/倍频(PLL)
- 时钟门控
- CDC处理
- 特性阻抗
- 微带线/带状线
- 串联/并联端接
- AC/戴维南端接
- 目标阻抗法
- 去耦电容选型
- PDN阻抗仿真
- SSN抑制
- DQ/DQS/DM拓扑
- Fly-by拓扑
- VREF与ODT
- CE#/CLE/ALE约束
- DQ眼图分析
- 多芯片堆叠SI
- create_clock等
- set_input/output_delay
- false_path/multicycle
- 实战案例
- STA基本流程
- 建立/保持时间检查
- OCV/AOCV
- STA报告解读
- 关键路径优化
- 流水线/寄存器重定时
- 逻辑综合优化
- 物理综合优化
- TDR原理与应用
- 眼图测试
- 抖动分析(RJ/DJ)
- BERT误码率
- DQ/DQS走线规则
- 地址命令走线
- 等长/蛇形线
- 参考层设计
- 控制器架构
- 命令调度/仲裁
- 时序参数编程
- ECC引擎集成
- 低功耗特性与时序
- LPDDR vs DDR
- SI设计要点
- SPD Hub/温度传感器
- DFE均衡
- PAM4信号
- HyperLynx/ADS
- Sigrity/HFSS
- 工具对比
- PrimeTime/Tempus
- Synopsys STA流程
- Cadence vs Synopsys
- BGA/CSP封装
- 3D堆叠封装
- 封装对时序/SI影响