01
低延迟交易概述
什么是低延迟交易、为什么需要FPGA+网卡协同、行业现状与挑战
概念背景
02
FPGA基础回顾
FPGA架构、查找表(LUT)、触发器(FF)、块RAM、DSP单元、时钟管理
硬件数字电路
03
网卡基础回顾
网卡架构、MAC层、PHY层、PCIe接口、DMA引擎、中断机制
网络接口
04
硬件加速原理
并行计算、流水线设计、数据流架构、乒乓操作、资源复用
架构设计模式
05
网络协议栈硬件卸载
TCP/IP卸载引擎(TOE)、UDP卸载、MAC层过滤、校验和计算
协议卸载
06
时间同步技术
IEEE 1588 PTP、硬件时间戳、时钟同步精度、纳秒级对齐
时钟同步
07
数据包捕获与过滤
线速捕获、BPF过滤、哈希过滤、精确匹配、通配符匹配
抓包过滤
08
PCIe DMA传输
DMA描述符、scatter-gather列表、环形缓冲区、中断合并、零拷贝
DMA高性能
09
FPGA与网卡接口设计
AXI4-Stream接口、GMII/RGMII、SFP+光模块、SerDes配置
接口硬件
10
低延迟时钟设计
时钟域交叉、异步FIFO、多时钟域同步、时钟抖动控制
时钟低延迟
11
数据包解析引擎
以太网帧解析、IP头解析、UDP/TCP头解析、应用层协议解析
解析协议
12
查找表与哈希表
CAM实现、哈希函数选择、冲突处理、流水线查找、多级查找
查找哈希
13
排序与合并网络
排序网络架构、Batcher网络、Bitonic排序、合并排序、Top-K选择
排序网络
14
订单簿硬件实现
订单簿数据结构、价格时间优先级、增量更新、快照生成
订单簿硬件
15
风险检查引擎
价格检查、数量检查、持仓检查、实时风控、硬件风控优势
风控安全
16
市场数据解码
FIX/FAST协议解码、二进制协议解码、多路数据合并、数据对齐
解码市场数据
17
交易信号生成
技术指标计算、模式识别、信号合成、阈值判断、信号优先级
信号策略
18
订单生成与发送
订单组装、FIX编码、发送队列管理、重传机制、确认处理
订单发送
19
延迟测量与优化
延迟测量方法、关键路径分析、寄存器插入、逻辑优化、布局布线优化
优化延迟
20
FPGA调试与验证
仿真验证、硬件调试、逻辑分析仪、ILA使用、VIO调试
调试验证
21
网卡固件开发
固件架构、初始化流程、配置管理、状态监控、固件升级
固件网卡
22
主机驱动开发
Linux内核驱动、用户态驱动、DPDK集成、内存管理、中断处理
驱动内核
23
系统集成测试
硬件测试、软件测试、联合调试、性能测试、稳定性测试
测试集成
24
性能基准测试
延迟测试、吞吐量测试、抖动测试、压力测试、对比测试
性能基准
25
案例研究
高频做市系统、套利系统、算法交易系统、风控系统
案例实战
26
前沿技术
SmartNIC、DPU、OpenFPGA、P4语言、CXL互连
前沿趋势
27
项目管理与团队协作
需求分析、架构设计、任务分解、代码管理、文档管理
管理协作
28
合规与监管
交易合规、数据安全、审计追踪、系统认证、监管报告
合规监管
29
故障排查与维护
常见故障、日志分析、性能监控、热升级、容错设计
运维故障
30
未来展望
AI+FPGA、量子计算、光互连、新型存储、异构计算趋势
未来趋势