01
订单簿基础
什么是订单簿？限价单与市价单的区别，买卖盘口与价差。
核心概念盘口
02
硬件加速动机
为什么用FPGA做订单簿？延迟、吞吐量与确定性。
FPGA性能
03
快照数据结构
价格-数量映射、红黑树、跳表在硬件中的实现考量。
数据结构硬件
04
增量更新概念
增、删、改操作，事件驱动模型。
增量事件
05
硬件流水线设计
Fetch-Decode-Execute-Writeback 四阶段流水线。
流水线架构
06
BRAM与DRAM选择
片上存储与片外存储的权衡，双端口BRAM应用。
存储BRAM
07
哈希表硬件实现
开放寻址法、链地址法，冲突处理流水线。
哈希冲突
08
排序引擎设计
并行比较器网络，Batcher奇偶归并排序。
排序并行
09
价格聚合
如何快速计算最佳买卖价、成交量加权均价。
聚合VWAP
10
快照生成模块
从增量日志重建完整快照的硬件状态机。
状态机快照
11
增量日志格式
时间戳、操作码、价格、数量，位宽优化。
日志位宽
12
UDP/TCP卸载引擎
硬件协议栈解析，减少CPU干预。
网络卸载
13
时间戳精度
纳秒级时间戳生成，TSC与PTP同步。
时间同步
14
多资产支持
资产ID路由，并行订单簿实例。
多资产并行
15
深度快照与增量快照
Level2数据，全量 vs 部分更新。
L2快照
16
错误恢复机制
ECC校验，快照校验和，回滚策略。
容错ECC
17
性能基准测试
延迟直方图，吞吐量测试，抖动分析。
性能测试
18
与软件协同
PCIe DMA传输，共享内存队列。
PCIeDMA
19
功耗优化
时钟门控，数据使能信号，低功耗编码。
低功耗门控
20
安全考量
防止恶意订单，速率限制硬件实现。
安全限速
21
仿真验证
SystemVerilog UVM测试平台，覆盖率驱动。
UVM仿真
22
综合与时序收敛
关键路径分析，寄存器重定时。
时序综合
23
原型验证
Xilinx/Altera开发板，ChipScope调试。
原型调试
24
生产部署
FPGA板卡选型，散热与电源设计。
部署硬件
25
案例研究
纳斯达克PHLX系统，硬件订单簿架构。
案例交易所
26
未来趋势
CXL互连，chiplet架构，AI辅助预测。
CXLChiplet
27
开源项目
OpenOrderBook，FABulous框架介绍。
开源框架
28
调试技巧
ILA探针，逻辑分析仪，波形分析。
调试ILA
29
合规与审计
订单日志持久化，监管报告生成。
合规审计
30
课程总结
关键设计模式，常见陷阱，进阶学习路径。
总结进阶