FPGA低延迟交易系统 · 从零搭建
📚 共计 30 章节
01
FPGA基础与交易系统概述
FPGA架构、低延迟交易概念、为什么用FPGA
入门
概念
02
开发环境搭建
Vivado/Quartus安装、仿真工具、版本控制
工具
环境
03
Verilog基础语法 (上)
模块、端口、数据类型、连续赋值
语法
HDL
04
Verilog基础语法 (下)
过程块、时序逻辑、状态机
语法
状态机
05
数字设计核心
组合逻辑、时序逻辑、同步与异步设计
核心
设计
06
仿真与验证
Testbench编写、波形分析、断言
验证
仿真
07
时序分析入门
建立时间、保持时间、时钟约束
时序
STA
08
时钟与复位
时钟域、PLL使用、异步复位同步释放
时钟
复位
09
常用IP核
FIFO、BRAM、DSP48、SerDes
IP
资源
10
高速接口设计
AXI-Stream、PCIe基础、DDR4控制器
接口
高速
11
网络协议基础
以太网帧结构、UDP/TCP/IP协议栈
网络
协议
12
10G/25G以太网
MAC层、PCS/PMA层、光模块
以太网
高速
13
硬件解析引擎
报文解析、字段提取、哈希查找
解析
硬件
14
低延迟设计技巧
流水线、并行处理、资源复用
优化
延迟
15
时间戳与同步
PTP 1588、TSU、硬件时间戳
同步
时间
16
订单管理
订单簿结构、撮合引擎、风险控制
交易
订单
17
市场数据处理
行情解码、快照与增量、组播
行情
组播
18
交易策略硬件化
简单策略实现、参数化配置
策略
硬件
19
固件架构设计
模块划分、数据流、控制流
架构
固件
20
系统集成
FPGA与CPU通信、驱动开发、API设计
集成
驱动
21
性能优化
延迟测量、瓶颈分析、微架构优化
优化
性能
22
调试与验证
片上调试、逻辑分析仪、回放测试
调试
验证
23
安全与可靠性
ECC、CRC、看门狗、冗余设计
安全
可靠性
24
多FPGA协同
芯片间通信、同步、负载均衡
协同
多芯片
25
上板测试
硬件环境、测试用例、性能评估
测试
硬件
26
生产部署
固件升级、监控、运维
部署
运维
27
案例研究 (上)
简单做市系统设计
案例
做市
28
案例研究 (下)
高频统计套利系统
案例
套利
29
前沿技术
HLS、OpenCL、RISC-V协处理器
前沿
HLS
30
职业发展与学习路径
技能树、资源推荐、项目实践
职业
成长