01
撮合系统概述
什么是撮合系统 · FPGA为什么适合做撮合 · 课程目标与学习路径
概念入门
02
FPGA开发环境搭建
Vivado/Quartus安装 · 仿真工具配置 · 版本管理建议
环境工具
03
Verilog基础回顾
模块化设计 · 组合逻辑与时序逻辑 · 阻塞与非阻塞赋值
HDL基础
04
撮合核心算法
价格优先时间优先原则 · FIFO队列原理 · 撮合匹配逻辑
算法核心
05
订单簿数据结构
双向链表设计 · 哈希表索引 · 内存布局优化
数据结构内存
06
FIFO与队列实现
同步FIFO设计 · 异步FIFO设计 · 深度与宽度选择
FIFO队列
07
价格排序网络
排序网络原理 · Batcher奇偶归并排序 · 硬件实现技巧
排序网络
08
时间戳管理
全局时间戳生成 · 时间戳比较逻辑 · 防止时间冲突
时序同步
09
订单解析模块
UDP/TCP协议解析 · 字节序处理 · 校验和计算
协议解析
10
状态机设计
FSM基础 · 订单处理状态机 · 错误恢复机制
FSM控制
11
流水线架构
流水线阶段划分 · 数据冒险处理 · 吞吐量优化
流水线架构
12
内存控制器设计
BRAM使用技巧 · 多端口访问 · 读写冲突解决
BRAM存储
13
跨时钟域处理
CDC基础 · 双触发器同步 · 异步FIFO应用
CDC同步
14
仿真验证策略
Testbench编写 · 覆盖率分析 · 随机测试生成
仿真验证
15
时序约束与优化
时序分析基础 · 关键路径优化 · 时钟域约束
时序约束
16
资源利用率优化
逻辑复用 · DSP切片使用 · BRAM配置技巧
资源优化
17
低延迟设计
流水线深度优化 · 关键路径缩短 · 并行度提升
延迟性能
18
高吞吐量设计
多通道并行 · 数据预取 · 乒乓操作
吞吐量并行
19
错误处理与容错
CRC校验 · ECC内存 · 看门狗定时器
容错可靠性
20
性能测试方法
延迟测量 · 吞吐量测试 · 稳定性测试
测试性能
21
与CPU/GPU对比
延迟对比 · 吞吐量对比 · 功耗对比
对比架构
22
实际案例分析
某交易所FPGA撮合系统 · 延迟优化案例
案例实战
23
安全与合规
数据加密 · 访问控制 · 审计日志
安全合规
24
调试技巧
ChipScope使用 · ILA配置 · 在线调试方法
调试工具
25
版本控制与协作
Git管理FPGA项目 · 团队协作流程
Git协作
26
文档与维护
设计文档规范 · 代码注释标准 · 维护手册
文档规范
27
高级主题
动态重配置 · 部分重配置 · 多FPGA协同
进阶重配置
28
项目实战
从零搭建简易撮合系统 · 功能验证 · 性能调优
实战项目
29
未来趋势
AI辅助设计 · 开源硬件 · 软硬件协同设计
趋势前沿
30
课程总结
知识体系回顾 · 学习资源推荐 · 职业发展建议
总结资源