01
Verilog基础与量化交易概述
Verilog历史 · FPGA优势 · Vivado安装 · LED闪烁
入门环境
02
组合逻辑与数据通路
assign · always@(*) · 加法器/乘法器 · MUX
组合逻辑数据通路
03
时序逻辑与状态机
D触发器 · 同步/异步复位 · FSM · 序列检测
时序状态机
04
量化交易数据接口
SPI协议 · Master/Slave · ADC采集 · DAC输出
接口SPI
05
高速数据缓存FIFO
同步/异步FIFO · 格雷码 · 深度计算
FIFO缓存
06
交易信号生成模块
移动平均线 · MACD · RSI · 布林带
指标信号
07
订单管理模块
订单类型 · 订单簿 · 撮合引擎 · 状态机
订单撮合
08
风险管理模块
最大回撤 · VaR · 仓位管理 · 止损止盈
风控仓位
09
时间戳与时钟同步
IEEE 1588 · 时间戳捕获 · 时钟域同步 · 亚稳态
时钟同步
10
高速串行收发器
SerDes · GTX/GTH · Aurora · 10G MAC
串行高速
11
PCIe接口通信
PCIe协议 · DMA引擎 · BAR空间 · 中断
PCIeDMA
12
DDR4内存控制器
DDR4协议 · MIG IP · 读写时序 · Bank管理
DDR4存储
13
交易策略回测引擎
回测框架 · 历史数据 · 参数化 · 性能统计
回测策略
14
高频交易信号处理
流水线 · 并行处理 · 延迟优化 · 时序收敛
高频流水线
15
市场数据解码
ITCH协议 · UDP组播 · 数据包重组 · 行情快照
解码ITCH
16
交易网关设计
FIX协议 · TCP/IP · 会话管理 · 序列化
网关FIX
17
硬件加速器设计
矩阵乘法 · FFT · 相关性 · 协处理器
加速器矩阵
18
随机数生成器
LFSR · 高斯分布 · 蒙特卡洛 · 硬件熵源
随机数LFSR
19
错误检测与纠正
CRC · ECC · 汉明码 · 三模冗余TMR
纠错ECC
20
功耗优化技术
时钟门控 · 操作数隔离 · 多电压域 · 动态频率
低功耗门控
21
仿真与验证
Testbench · UVM · 覆盖率 · 形式化验证
验证UVM
22
时序分析与约束
SDC约束 · 建立/保持 · 时钟抖动 · 时序例外
时序约束
23
综合与实现
逻辑综合 · 布局布线 · 物理优化 · 时序收敛
综合实现
24
比特流生成与下载
比特流加密 · 配置模式 · 回读验证 · 在线调试
比特流配置
25
系统集成与测试
板级调试 · 逻辑分析仪 · ChipScope · 眼图
调试测试
26
低延迟网络协议
RoCE v2 · iWARP · TCP卸载 · RDMA
网络低延迟
27
机器学习推理加速
量化 · 卷积加速 · LSTM · SVM分类
ML推理
28
多FPGA协同
Aurora互联 · 菊花链 · 时钟同步 · 数据分发
多FPGA协同
29
生产环境部署
固件升级 · 看门狗 · 健康监测 · 冗余切换
部署可靠性
30
项目实战：完整交易系统
系统搭建 · 性能调优 · 回测验证 · 上线部署
实战项目