01
项目全景与硬件选型
FPGA在量化交易中的角色 · 项目整体架构 · 主流开发板对比 · 硬件选型考量
架构选型
02
开发环境搭建
Vivado/Quartus安装 · 仿真工具集成 · Git与项目管理规范
工具链版本控制
03
Verilog基础与流水线设计
组合/时序逻辑 · 阻塞与非阻塞赋值 · 流水线思想 · 加法器实例
Verilog流水线
04
状态机与复杂控制逻辑
Moore/Mealy · 三段式写法 · 订单状态管理应用
FSM控制
05
跨时钟域同步
单/多比特同步 · FIFO/握手 · 亚稳态与MTBF · 实战坑点
CDC亚稳态
06
FIFO设计与实现
同步/异步FIFO · 空满标志 · 格雷码指针 · 深度计算
FIFO存储
07
AXI4-Stream总线协议
协议规范 · Master/Slave接口 · 数据包封装 · 交易数据流
AXI4-Stream总线
08
DDR4/SDRAM控制器
MIG IP核 · 读写时序 · 地址映射 · 历史行情存储
DDR4MIG
09
高速串行收发器 SerDes
GTX/GTH基础 · PMA/PCS层 · 眼图测试 · 低延迟网络通信
SerDesGTX
10
10G/25G以太网MAC
UDP/IP硬件协议栈 · ARP/ICMP · MAC层 · RGMII/SGMII
以太网MAC
11
PTP精确时间同步
IEEE 1588v2 · 硬件时间戳 · 时钟精度测试 · 分布式交易
PTP同步
12
行情数据解析与处理
CTP/ITCH协议 · 解析状态机 · 数据缓存与分发
行情解析
13
订单生成与发送
订单格式 · 状态机 · 优先级控制 · 错误重传
订单发送
14
低延迟设计技巧
逻辑优化 · 布局布线约束 · 时钟域规划 · 关键路径
低延迟优化
15
时序约束与STA
时钟/IO约束 · 伪路径 · 多周期路径 · 时序报告解读
STA约束
16
仿真验证策略
Testbench · 覆盖率 · 随机/定向测试 · 回归自动化
仿真验证
17
硬件调试技巧
ILA/VIO核 · ChipScope/SignalTap · 在线调试 · 问题排查
调试ILA
18
性能评估与基准测试
延迟测量 · 吞吐量测试 · 抖动分析 · 与CPU/GPU对比
性能基准
19
风险管理与容错设计
看门狗 · ECC校验 · 冗余设计 · 故障切换
容错可靠性
20
安全与加密
AES引擎 · 密钥管理 · 安全启动 · 防篡改
安全加密
21
系统集成测试
硬件在环(HIL) · 模拟交易环境 · 压力/稳定性测试
集成HIL
22
部署与运维
配置文件管理 · MultiBoot远程更新 · 监控告警 · 日志
部署运维
23
项目文档规范
需求/设计文档 · 测试报告 · 用户手册编写标准
文档规范
24
团队协作与代码审查
Git Flow · 审查清单 · CI在FPGA项目中的应用
协作CI
25
案例：高频做市商系统
系统架构 · 关键模块 · 性能指标 · 经验教训
做市商高频
26
案例：套利交易系统
多市场同步 · 策略硬件实现 · 延迟优化 · 部署效果
套利多市场
27
案例：风控前置系统
实时规则引擎 · 订单过滤 · 阈值监控 · 审计日志
风控前置
28
前沿技术：HLS/OpenCL/RISC-V
HLS高层次综合 · OpenCL for FPGA · RISC-V软核 · AI加速
HLSRISC-V
29
项目管理与交付
计划制定 · 里程碑管理 · 质量保证 · 验收标准
管理交付
30
课程总结与职业发展
技能树 · 学习路径 · 行业趋势 · 职业规划建议
总结职业