01
课程导论与套利基础
什么是套利？FPGA为何适合做套利检测？课程目标与学习路径。
入门概念
02
FPGA开发环境搭建
Vivado/Quartus安装、仿真工具配置、开发板选型建议。
环境工具
03
Verilog基础回顾（上）
模块结构、数据类型、运算符、assign语句。
语法基础
04
Verilog基础回顾（下）
always块、时序逻辑与组合逻辑、状态机基础。
时序状态机
05
金融数据接口基础
网络协议栈简介、UDP/TCP在FPGA中的实现思路、市场数据格式（以Order Book为例）。
网络数据
06
高精度时钟设计
PLL与MMCM配置、多时钟域处理、亚稳态与同步器。
时钟同步
07
数据采集与缓存
高速ADC接口、FIFO设计（同步与异步）、乒乓操作。
存储接口
08
实时行情解码
解析Level-2行情数据、行情快照与增量更新、数据对齐。
行情解码
09
价差计算引擎
基础价差公式、买卖价差（Bid-Ask Spread）、期货与现货价差。
计算价差
10
统计套利模型
均值回归模型、协整关系检测、Z-Score计算。
统计模型
11
协整关系硬件实现
Johansen检验的FPGA简化、相关系数计算、滑动窗口更新。
硬件协整
12
Z-Score计算模块
均值与标准差硬件实现、流水线设计、溢出处理。
流水线数值
13
信号生成逻辑
阈值比较器、信号状态机（入场/出场/止损）、信号优先级仲裁。
状态机交易
14
低延迟设计技巧
关键路径优化、寄存器平衡、流水线插入。
优化延迟
15
时序约束与静态时序分析
创建时钟约束、输入输出延迟、报告解读。
时序约束
16
仿真验证策略
Testbench编写、行为级仿真、时序仿真、自动化回归测试。
验证仿真
17
板级调试
ChipScope/Signal Tap使用、在线观测信号、调试技巧。
调试硬件
18
回测系统接口
将FPGA信号导入回测平台、CSV/二进制日志格式、性能评估指标。
回测接口
19
多品种套利
跨交易所套利、跨品种套利、ETF套利逻辑。
套利多品种
20
订单簿重建
硬件实现Order Book、价格档位管理、深度聚合。
订单簿硬件
21
市场冲击模型
流动性评估、订单簿斜率计算、最优执行策略。
冲击模型
22
风险管理模块
最大持仓限制、波动率过滤、异常行情检测。
风控安全
23
性能优化（上）
并行处理架构、多通道套利引擎、资源复用。
架构并行
24
性能优化（下）
逻辑综合优化、布局布线技巧、功耗管理。
综合功耗
25
系统集成
SoC方案（Zynq）、ARM与FPGA协同、AXI总线通信。
SoCZynq
26
上位机软件设计
Python控制端、配置寄存器读写、状态监控。
Python上位机
27
安全与稳定性
看门狗定时器、CRC校验、错误恢复机制。
安全可靠性
28
实战案例一：股指期货期现套利检测系统
完整流程：从行情到信号，基于真实市场数据。
实战期货
29
实战案例二：加密货币跨交易所套利检测系统
多交易所数据聚合、价差监控与信号生成。
实战加密货币
30
课程总结与进阶方向
从检测到执行、HFT系统架构、未来趋势。
总结进阶