金融流计算低延迟优化指南
📚 共计 30 章节
01
低延迟的底层逻辑
为什么金融交易需要纳秒级响应？从物理极限到业务价值的全链路分析。
物理极限
业务价值
02
硬件选型与调优
CPU、内存、网卡、SSD的选型策略，以及BIOS/内核参数调优。
BIOS
内核参数
03
操作系统内核旁路
DPDK、RDMA、XDP的原理与实战，如何绕过内核协议栈。
DPDK
RDMA
XDP
04
网络协议栈优化
TCP/IP调优、UDP组播、RoCEv2、以及用户态协议栈（如mTCP、F-Stack）。
RoCEv2
用户态协议栈
05
内存与缓存优化
NUMA亲和性、大页内存、内存池、CPU缓存行对齐、预取指令。
NUMA
大页
缓存行
06
CPU指令级优化
SIMD、分支预测、循环展开、内联汇编与编译器优化选项。
SIMD
分支预测
内联汇编
07
锁与并发优化
无锁队列、读写锁、RCU、原子操作、CAS与内存屏障。
无锁队列
RCU
CAS
08
数据序列化与反序列化
FlatBuffers、Cap'n Proto、SBE、以及手动内存布局。
FlatBuffers
SBE
09
时间同步与时钟
PTP（IEEE 1588）、NTP、TSC寄存器、以及硬件时间戳。
PTP
TSC
硬件时间戳
10
日志与监控
低延迟日志库（如spdlog）、环形缓冲区、性能剖析工具（perf、flamegraph）。
spdlog
perf
flamegraph
11
GC与内存管理
Java/C#的GC调优、逃逸分析、对象池、以及避免Full GC。
GC调优
逃逸分析
对象池
12
JVM调优
JIT编译、内联、分层编译、以及JVM参数对延迟的影响。
JIT
内联
分层编译
13
C++关键技巧
RAII、移动语义、零成本抽象、以及避免虚函数。
RAII
移动语义
零成本抽象
14
FPGA与硬件加速
为什么FPGA在极高频交易中不可替代？HLS与Verilog的取舍。
FPGA
HLS
Verilog
15
GPU与并行计算
GPU在风险计算与蒙特卡洛模拟中的应用，以及延迟考量。
GPU
蒙特卡洛
风险计算
16
消息中间件
ZeroMQ、NanoMsg、以及自研低延迟消息总线的设计。
ZeroMQ
NanoMsg
消息总线
17
交易系统架构
从网关、撮合引擎到风控模块的全链路延迟拆解。
网关
撮合引擎
风控
18
行情数据解析
ITCH/OUCH协议解析优化、多路行情合并、以及快照重建。
ITCH
OUCH
快照重建
19
订单路由与FIX协议
FIX/FAST协议优化、会话层管理、以及重连机制。
FIX
FAST
会话管理
20
策略执行引擎
事件驱动架构、状态机优化、以及策略热加载。
事件驱动
状态机
热加载
21
回测系统优化
事件回放、并行回测、以及避免回测中的幸存者偏差。
事件回放
并行回测
幸存者偏差
22
延迟测量与基准测试
如何精确测量端到端延迟？Ping-pong测试、以及统计分布。
Ping-pong
统计分布
端到端
23
网络拓扑与共置
交易所共置、光纤直连、微波通信、以及跨数据中心方案。
共置
光纤直连
微波
24
操作系统调度
线程优先级、CPU隔离（isolcpus）、cgroups、以及SCHED_FIFO。
isolcpus
cgroups
SCHED_FIFO
25
内存数据库
Redis、Aerospike、以及自研内存数据库的索引优化。
Redis
Aerospike
索引优化
26
缓存策略
LRU/LFU、写穿透、写回、以及分布式缓存一致性。
LRU
写穿透
一致性
27
容错与高可用
主备切换、仲裁机制、以及避免脑裂。
主备切换
仲裁
脑裂
28
安全与合规
低延迟环境下的加密、审计日志、以及监管要求。
加密
审计日志
监管
29
实战案例
某高频做市商系统的延迟优化全记录（从10微秒到1微秒）。
高频做市商
10μs→1μs
30
未来趋势
CXL、存算一体、光子计算、以及AI在低延迟中的应用。
CXL
存算一体
光子计算