01
ISP基础与硬件加速概述
什么是ISP · ISP在成像系统中的位置 · 为什么需要硬件加速 · 设计目标与挑战
基础概念
02
图像传感器接口与RAW数据格式
MIPI/LVDS协议 · RAW Bayer详解 · 数据流与帧同步
接口RAW
03
黑电平校正 (BLC) 硬件设计
BLC原理 · 硬件架构 · 流水线实现 · 参数自适应更新
校正流水线
04
镜头阴影校正 (LSC) 硬件设计
LSC原理 · 增益矩阵存储与插值 · 面积与精度权衡
阴影插值
05
坏点校正 (DPC) 硬件设计
静态/动态坏点检测 · 校正算法 · 流水线 · 实时性
坏点检测
06
去噪 (Denoise) 硬件设计
空域/时域去噪 · 均值/中值/双边 · 资源优化
去噪滤波
07
白平衡 (AWB) 硬件设计
灰度世界 · 色温估计 · 增益计算 · 多区域统计
白平衡统计
08
去马赛克 (Demosaic) 硬件设计
Bayer→RGB · 边缘导向插值 · 伪彩色抑制
Demosaic插值
09
色彩校正矩阵 (CCM) 硬件设计
色彩空间转换 · 3x3矩阵乘法 · 定点化精度
CCM矩阵
10
Gamma校正硬件设计
Gamma曲线 · LUT实现 · 分段线性近似 · 资源优化
GammaLUT
11
色调映射 (Tone Mapping) 硬件设计
全局/局部映射 · 直方图均衡化 · 动态范围压缩
色调HDR
12
边缘增强 (Sharpness) 硬件设计
非锐化掩模 · Sobel/Canny · 过冲抑制
锐化边缘
13
色彩增强与饱和度控制硬件设计
HSV/HSL转换 · 饱和度调整 · 肤色保护
色彩增强
14
缩放 (Scaling) 硬件设计
双线性/双三次 · 行缓冲管理 · 多尺度输出
缩放插值
15
视频防抖 (EIS) 硬件设计
运动估计 · 仿射变换 · 裁剪平滑 · 加速方案
防抖EIS
16
HDR合成硬件设计
多帧曝光合成 · 权重图 · 运动鬼影消除
HDR多帧
17
3A算法 (AE/AF/AWB) 硬件统计引擎
统计信息采集 · 直方图 · 分区统计 · 加速接口
3A统计
18
ISP流水线架构设计
全链路划分 · 帧/行/像素级并行 · 乒乓缓冲
架构流水线
19
AXI总线与DMA设计
AXI4-Stream协议 · DMA控制器 · 带宽计算
AXIDMA
20
行缓冲 (Line Buffer) 与窗口缓冲设计
深度计算 · 滑动窗口 · 数据重用策略
缓冲窗口
21
查找表 (LUT) 与系数存储设计
LUT压缩 · 双端口RAM · 系数更新机制
LUT存储
22
定点化设计与精度分析
浮点转定点 · 位宽选择 · 误差分析 · 仿真
定点精度
23
低功耗ISP设计技术
时钟门控 · 数据门控 · 电压频率调节 · 算法优化
低功耗门控
24
ISP性能评估与调优
帧率/延迟/带宽/功耗评估 · 瓶颈分析
性能调优
25
ISP仿真验证平台搭建
参考模型(C/RTL) · 测试向量 · 比对调试 · 覆盖率
仿真验证
26
FPGA原型验证
FPGA选型 · ISP子系统集成 · 实时视频 · 调试
FPGA原型
27
ISP硬件加速器综合与实现
逻辑综合 · 时序约束 · 面积优化 · 后端要点
综合实现
28
多摄像头ISP系统设计
多路同步 · 带宽共享 · 资源复用 · 拼接
多摄同步
29
AI与ISP融合趋势
AI去噪/超分/AWB · NPU与ISP协同
AI融合
30
ISP设计项目实战案例
从规格到流片 · 常见问题 · 经验总结
实战流片