01
DSP内存架构概览
哈佛架构与冯诺依曼架构对比 · L1/L2/L3层次 · TMS320C66x内存映射表
架构内存映射
02
片上存储器详解
L1P/L1D缓存 · L2 SRAM配置 · MPU保护单元基础
缓存MPU
03
DMA控制器原理
EDMA3通道 · 参数RAM · 同步事件 · 链式与自动加载
EDMA3PaRAM
04
DMA传输模式
一维/二维传输 · FIFO模式 · AB同步 · 对齐要求
传输模式对齐
05
内存对齐与访问效率
数据对齐规则 · 未对齐惩罚 · 缓存行与乒乓缓冲
对齐乒乓
06
缓存一致性
一致性问题 · Write-Through/Write-Back · 冻结与失效
Cache一致性
07
数据流设计模式
Pipeline · Ping-Pong Buffer · Double Buffering
流水线双缓冲
08
中断驱动的数据流
ISR设计 · 中断延迟 · EDMA与CPU中断协同
中断ISR
09
内存保护与隔离
MPU区域 · Cacheable属性 · 共享内存访问控制
MPU隔离
10
外部存储器接口
DDR3/EMIF时序 · DDR控制器 · 访问延迟优化
DDR3EMIF
11
多核共享内存
核间通信 · 硬件信号量 · 原子操作与锁
多核信号量
12
数据流同步机制
生产者-消费者 · 环形缓冲区 · 门铃寄存器
同步RingBuf
13
内存池管理
固定大小池 · 动态分配陷阱 · DSP/BIOS API
内存池BIOS
14
Cache优化策略
循环分块 · 数据预取 · 矩阵转置Cache友好
优化Prefetch
15
EDMA高级特性
链式循环 · 多帧传输 · 优先级QoS · 错误恢复
EDMAQoS
16
数据流延迟分析
延迟来源 · 测量方法 · Profiling工具
延迟Profiling
17
实时数据流约束
硬/软实时 · 吞吐量 · 抖动控制 · 缓冲区计算
实时抖动
18
多通道数据流
TDM · 通道化DMA · McBSP数据流
多通道McBSP
19
视频数据流处理
YUV格式 · 行缓冲 · 去隔行内存优化
视频YUV
20
音频数据流处理
音频帧 · I2S · 多级缓冲 · 采样率转换
音频I2S
21
网络数据包处理
以太网帧描述符 · 零拷贝 · NAPI轮询
网络零拷贝
22
雷达/声纳数据流
脉冲压缩 · 波束形成DMA · 大矩阵转置
雷达波束形成
23
软件流水线
软件流水原理 · 循环展开 · 寄存器与内存压力
流水线循环
24
内存带宽计算
理论/实际带宽 · 瓶颈分析 · 多主设备仲裁
带宽仲裁
25
低功耗内存管理
电源域 · DDR自刷新 · 缓存关闭 · WFI指令
低功耗WFI
26
调试与性能分析
内存断点 · Cache Miss · EDMA跟踪 · 性能计数器
调试性能
27
常见内存错误
野指针 · 内存泄漏 · 缓冲区溢出 · DMA越界
错误溢出
28
数据流可靠性设计
ECC保护 · CRC校验 · 超时重传 · 看门狗
可靠性ECC
29
多核数据流框架
OpenMP · IPC通信 · 数据分发与聚合
多核OpenMP
30
综合案例
多通道音频采集 · 雷达流水线 · SDR数据流设计
案例SDR