01
PID控制原理回顾
比例、积分、微分的作用与数学表达式
基础数学
02
数字PID与模拟PID的区别
采样周期、量化误差对系统的影响
对比采样
03
FPGA实现PID的优势
并行处理、低延迟、高可靠性
架构性能
04
定点数基础
Q格式、定点数加减乘除运算规则
数值DSP
05
硬件描述语言基础
Verilog/VHDL中用于PID的常用语法
HDL语法
06
流水线设计
如何在FPGA中实现高速流水线PID运算
时序优化
07
乘法器与加法器
利用DSP48单元优化PID计算
DSP48资源
08
位置式PID的FPGA实现
模块划分与状态机设计
状态机架构
09
增量式PID的FPGA实现
避免积分饱和的硬件技巧
抗饱和增量
10
积分分离与抗积分饱和
硬件逻辑中的条件判断实现
条件鲁棒
11
变积分PID
根据误差动态调整积分系数的硬件设计
自适应系数
12
微分先行PID
防止高频噪声放大的硬件滤波方案
滤波噪声
13
带死区的PID
减少执行机构频繁动作的硬件实现
死区执行器
14
前馈补偿
结合前馈控制提升系统响应速度
前馈响应
15
模糊PID
在FPGA中实现简单的模糊逻辑查表
模糊查表
16
参数自整定
基于继电反馈的PID参数自动计算硬件
自整定继电
17
多轴同步控制
多路PID核的并行调度与同步机制
多轴同步
18
编码器接口
正交解码(QEI)与速度计算的FPGA实现
QEI编码器
19
PWM生成
高精度PWM发生器的硬件设计
PWM定时器
20
电流环与速度环
双闭环PID的级联架构设计
级联双环
21
位置环与轨迹规划
S曲线加减速的硬件加速
轨迹S曲线
22
仿真验证
使用ModelSim/Vivado Simulator进行PID仿真
仿真验证
23
时序约束
确保PID模块在目标时钟频率下稳定工作
时序约束
24
资源优化
减少LUT和DSP使用量的设计技巧
优化面积
25
测试平台搭建
用Python/Matlab生成测试激励与数据分析
PythonMatlab
26
上板调试
ChipScope/ILA抓取内部信号分析PID行为
调试ILA
27
实际案例1：直流有刷电机
位置闭环控制
直流有刷
28
实际案例2：步进电机
细分驱动与闭环控制
步进细分
29
实际案例3：无刷直流电机(BLDC)
FOC电流环
BLDCFOC
30
总结与展望
从PID到更先进的控制算法(ADRC、MPC)
ADRCMPC