什么是标准单元库、在数字芯片中的角色、库的组成要素：逻辑功能、时序、功耗、物理信息。
进入章节
不同工艺节点(180nm,28nm,7nm)的影响、工艺缩放的挑战、FinFET与平面晶体管差异。
进入章节
驱动强度、扇出能力、延迟模型(NLDM/CCS)、功耗模型(动态/静态)、面积与形状。
进入章节
基本逻辑门(AND/OR/NAND/NOR)、复合逻辑门(AOI/OAI)、时序单元(DFF/Latch)、特殊单元。
进入章节
D触发器结构、建立/保持时间、时钟到输出延迟、复位方式(同步/异步)、扫描模式行为。
进入章节
多输入门驱动能力选择、扇入扇出平衡、逻辑努力概念、项目中如何选择驱动强度。
进入章节
低功耗单元(LVT/SVT/HVT)阈值电压选择、漏电与速度权衡、多阈值库混合使用策略。
进入章节
时钟缓冲器与反相器、延迟单元、天线效应二极管、去耦电容单元、填充单元。
进入章节
NLDM原理、查找表结构、输入转换与输出负载索引、CCS(电流源模型)优势。
进入章节
内部功耗计算、开关功耗、漏电功耗、功耗查找表。
进入章节
单元版图抽象、LEF文件解析、单元高度/宽度、引脚位置与金属层、布线阻挡层。
进入章节
LV流程、时序一致性检查、功耗一致性检查、物理DRC检查。
进入章节
项目需求分析(性能/功耗/面积)、工艺节点选择、供应商评估、库版本选择。
进入章节
HVT/SVT/LVT比例分配、关键路径与非关键路径选择、AI芯片项目漏电与性能平衡。
进入章节
典型条件(TT)、最差条件(SS/WC)、最佳条件(FF/BC)、IR Drop对时序影响。
进入章节
不同工艺角含义、PVT下延迟变化、项目中如何选择signoff条件。
进入章节
驱动强度命名规则(X1,X2,X4等)、对时序和面积影响、避免过驱动与欠驱动。
进入章节
最大扇出限制、扇出与延迟关系、高速设计中通过插入缓冲器优化扇出。
进入章节
时钟单元选择、时钟树驱动强度策略、时钟偏差(Skew)与抖动(Jitter)的库支持。
进入章节
多电压域(Multi-VDD)库、电源门控单元、DVFS的库要求。
进入章节
扫描链单元、边界扫描单元、BIST支持、测试时钟单元。
进入章节
从工艺文件到库生成、建库工具(SiliconSmart, Liberty NCX)、输入文件。
进入章节
SPICE模型提取、工艺参数文件(.lib)、版图文件(GDS)、寄生参数提取(QRC/StarRC)。
进入章节
SPICE仿真设置、输入转换/输出负载扫描、延迟与输出转换提取、建立/保持时间表征。
进入章节
内部功耗SPICE仿真、漏电功耗提取、功耗查找表生成、功耗不收敛问题。
进入章节
串扰噪声建模、噪声传播模型、噪声容限(Noise Margin)表征。
进入章节
LEF文件生成、单元边界定义、引脚位置与金属层定义、布线阻挡层(OBS)。
进入章节
时序模型与SPICE对比验证、功耗模型验证、物理信息验证、QA报告解读。
进入章节
交付清单(.lib, .lef, .gds, .cdl)、EDA工具集成、版本管理。
进入章节
28nm标准单元库选型与建库全过程、项目中的坑与解决方案、库选型对芯片成功率的影响。
进入章节