📘 综合工具入门 & 网表生成技巧

🎯 30章 · 从基础到未来
1
综合工具概述 概念
逻辑综合定义 · 数字IC流程位置 · DC/Yosys等主流工具
2
环境搭建与启动 实操
Linux环境 · License配置 · 路径设置 · 启动DC/Yosys命令
3
RTL设计与综合库 库
可综合RTL风格 · Liberty标准单元 · 工艺.db加载
4
综合脚本基础 Tcl
Tcl入门 · DC Tcl风格 · 变量/运算 · 列表与数组
5
读入设计 命令
analyze/elaborate · read_verilog vs read_vhdl · 多文件处理
6
设置约束 (上) 时钟
create_clock · latency/uncertainty · clock groups
7
设置约束 (中) IO
input/output delay · 驱动/负载 · max_fanout/transition
8
设置约束 (下) 进阶
false_path · multicycle · max_area · operating_conditions
9
综合策略 层次
top-down/bottom-up · 层次化设计 · uniquify vs flatten
10
编译与优化 核心
compile详解 · compile_ultra · 增量编译
11
时序分析基础 STA
setup/hold · report_timing · violation解读
12
面积与功耗优化 PPA
max_area权衡 · 功耗分析 · clock gating综合
13
扫描链插入 DFT
DFT基础 · set_scan_configuration · insert_dft · test protocol
14
生成网表 输出
write -f verilog · 网表格式 · 命名规则与一致性
15
生成报告 分析
report_area/power/qor · report_constraint -all_violators
16
保存与恢复会话 调试
write_session/restore · checkpoint · 调试技巧
17
Yosys开源工具入门 开源
安装启动 · Tcl接口 · 与DC对比
18
Yosys读入与综合 命令
read_verilog/hierarchy · synth -top · techmap/dfflibmap
19
Yosys网表生成 输出
write_verilog/blif · ABC集成 · FPGA网表
20
综合后仿真 验证
门级仿真 · SDF反标 · 仿真库配置
21
形式验证入门 LEC
逻辑等价性检查 · Formality · 综合前后对比
22
低功耗综合 功耗
多阈值HVT/SVT/LVT · UPF/CPF简介
23
综合脚本实战 (上) 框架
完整脚本框架 · 参数化 · 错误处理与日志
24
综合脚本实战 (下) 自动化
回归测试 · 批量综合 · 结果对比与汇总
25
常见问题与调试 排错
功能错误 · 时序违例 · 面积爆炸排查
26
工艺迁移与库切换 迁移
节点迁移 · 更新库文件 · 脚本适配
27
综合与后端衔接 PnR
网表交付 · def/lef · 物理约束传递
28
综合工具高级特性 进阶
拓扑模式 · 物理综合 · CTS预备
29
综合流程自动化 DevOps
Makefile/Shell · CI集成 · Git版本管理
30
综合工具的未来趋势 前沿
ML应用 · 开源链(OpenROAD/Chisel) · RISC-V案例
📢 ：  |