📘 晶圆级良率提升

硬件与工艺协同优化实战
🧩 30章 · 完整目录 v2.0
01良率概论
半导体制造中的良率定义、良率的分类（晶圆良率、封装良率、测试良率）、良率提升的经济价值与行业挑战。
02缺陷物理学基础
点缺陷、线缺陷、面缺陷、体缺陷的形成机制，缺陷对器件电性能的影响机理。
03工艺波动性分析
工艺参数（CD、膜厚、掺杂浓度）的统计分布，Cpk与Ppk指标，短期与长期能力分析。
04关键工艺模块(一) 光刻
光刻工艺中的良率杀手——聚焦偏差、套刻精度、显影缺陷，以及对应的硬件补偿策略。
05关键工艺模块(二) 刻蚀
刻蚀工艺中的负载效应、微沟槽、聚合物残留，硬件调参（偏压、气体比例）与工艺窗口优化。
06关键工艺模块(三) 薄膜沉积
薄膜沉积中的台阶覆盖、应力控制、颗粒污染，CVD/PVD硬件选型与工艺匹配。
07关键工艺模块(四) 离子注入
离子注入中的沟道效应、剂量均匀性、注入损伤，硬件角度与能量校准的协同优化。
08关键工艺模块(五) CMP
化学机械抛光（CMP）中的碟形凹陷、侵蚀、刮伤，抛光垫修整与浆料供给系统的硬件联动。
09良率测试与数据分析
WAT（晶圆允收测试）参数解读，CP（芯片探测）与FT（最终测试）的良率关联。
10统计过程控制(SPC)
控制图（X-bar R图、EWMA图）的建立，异常判异准则，硬件报警与自动停线机制。
11空间变异性建模
晶圆面内均匀性（WIW）、晶圆间均匀性（WTW）、批次间均匀性（L2L），硬件补偿的数学模型。
12虚拟量测(VM)技术
基于传感器数据的良率预测模型，硬件健康状态监测与工艺参数软测量。
13故障检测与分类(FDC)
多变量分析（PCA/PLS），硬件传感器信号的特征提取，故障根因定位。
14运行间控制(R2R)
基于前馈/反馈的工艺参数自动调节，APC（先进过程控制）框架下的硬件执行器协同。
15硬件协同设计(一) 腔室仿真
反应腔室气流场与温度场的CFD仿真，硬件几何结构对工艺均匀性的影响。
16硬件协同设计(二) 静电卡盘
静电卡盘（ESC）的温度均匀性设计，加热器分区控制算法与硬件实现。
17硬件协同设计(三) 射频匹配
射频（RF）匹配网络的自适应调谐，阻抗匹配对刻蚀速率稳定性的影响。
18硬件协同设计(四) 真空系统
真空系统（干泵、低温泵）的抽速匹配，压力控制稳定性与颗粒抑制。
19硬件协同设计(五) 传送机械手
传送机械手的振动抑制，晶圆定位精度对光刻套刻的影响。
20良率爬坡策略
新工艺/新产品的良率爬坡曲线，DOE（实验设计）与硬件参数快速扫描方法。
21缺陷溯源与分类
SEM/EDX缺陷分析，ADC（自动缺陷分类）与硬件参数的相关性挖掘。
22良率管理系统(YMS)
良率数据仓库构建，良率损失树（Yield Loss Tree）的硬件归因。
23设备预防维护(PM)优化
基于良率数据的PM周期动态调整，硬件寿命预测与备件管理。
24先进节点挑战(一) FinFET/GAA
FinFET/GAA器件结构对工艺窗口的压缩，EUV光刻与多重图形的硬件协同。
25先进节点挑战(二) 3D NAND
3D NAND高深宽比刻蚀的硬件极限，高选择比工艺的硬件创新。
26先进节点挑战(三) 先进封装
先进封装（2.5D/3D）中的翘曲控制，临时键合/解键合的硬件与工艺匹配。
27良率与可靠性协同
早期寿命失效（ELF）与工艺缺陷的关联，硬件应力筛选（Burn-in）的优化。
28智能制造与良率
数字孪生技术在工艺开发中的应用，基于AI的硬件参数自优化。
29案例分析(一) 28nm逻辑
某28nm逻辑芯片良率提升实战——从50%到85%的硬件与工艺协同路径。
30案例分析(二) 3D NAND
某3D NAND存储器良率爬坡——刻蚀与沉积工艺的硬件协同优化全记录。
📢 ： ｜