📘 FIFO · 高速数据流
30章 · 从入门到专家
📚
30个章节
⚡
同步/异步 · 格雷码 · 深度计算
🧩
Verilog · SystemVerilog · FPGA
01
FIFO基础概念
什么是FIFO
FIFO用途
同步vs异步
02
FIFO核心参数
深度/宽度
空满标志
读写指针
03
同步FIFO设计
单时钟架构
读写逻辑
空满判断
04
异步FIFO设计
双时钟架构
格雷码转换
同步器链
05
格雷码详解
二进制转换
FIFO应用
跨时钟同步
06
空满标志生成
同步FIFO判断
异步FIFO判断
指针比较
07
FIFO深度计算
背靠背传输
最坏情况
深度公式
08
FIFO读写时序
读使能/写使能
数据有效窗口
建立保持时间
09
FIFO性能指标
吞吐率/延迟
最大工作频率
功耗
10
常见应用场景
跨时钟域
数据缓冲
速率匹配/流水线
11
FIFO与双口RAM
内部实现
双口RAM对比
选择依据
12
Verilog实现 (上)
同步FIFO RTL
仿真测试
13
Verilog实现 (下)
异步FIFO RTL
仿真测试
14
SystemVerilog实现
SV接口/包
随机化验证
15
FPGA实现
Xilinx IP核
Altera IP核
原语调用
16
ASIC实现
标准单元库
定制化设计
面积优化
17
验证方法
定向/随机测试
覆盖率驱动
断言
18
时序分析
建立/保持检查
跨时钟域路径
19
常见问题
空满误判
数据丢失/亚稳态
死锁
20
调试技巧
波形分析
断点/日志
硬件抓取
21
优化策略
流水线插入
寄存器重定时
面积速度权衡
22
低功耗设计
时钟门控
数据门控
多阈值单元
23
可靠性设计
ECC纠错
三模冗余
自检机制
24
多核处理器应用
缓存一致性
核间通信
数据分发
25
网络通信应用
数据包缓冲
流量控制
QoS保证
26
视频处理应用
行缓冲/帧缓冲
像素重排
27
音频处理应用
采样率转换
音频流缓冲
混音
28
高速ADC/DAC应用
数据采集缓冲
数字下变频
波形生成
29
AI加速器应用
特征图缓冲
权重加载
中间结果缓存
30
设计总结与展望
要点回顾
新兴趋势
学习路径