DDR3内存控制器 · FPGA实战部署 | 课程目录

DDR3 基础发展·特性

预取8n、突发长度、ODT，与DDR2对比

DDR3 硬件接口信号·PCB

地址/命令/数据/时钟分组，端接电阻计算

初始化流程上电·校准

复位时序，MR0/MR1/MR2/MR3，ZQ校准

DDR3 命令集 ACT·RW·REF

ACTIVATE, READ/WRITE, PRECHARGE, REFRESH, NOP

时序参数详解 CL·tRCD·tRP

tRAS, tRC, tRFC, tWR, tWTR 等关键参数

FPGA 选型 Xilinx·Intel

硬核IP对比，资源评估方法

MIG IP核 (Xilinx) 生成·接口

MIG核生成流程，app_* 用户接口，时钟域

MIG IP核配置频率·位宽·CAS

内存类型、突发长度、CAS延迟配置

用户接口协议命令·数据

app_cmd/app_addr, 写/读数据通道

读写时序分析对齐·窗口

写操作、读操作、数据有效窗口

状态机设计 IDLE·ACT·RW

DDR3控制器状态机 (IDLE, ACTIVATE, READ, WRITE, REFRESH, PRECHARGE)

仲裁逻辑优先级·重排序

多请求源仲裁，固定/轮询优先级，命令重排序

地址映射 Bank·Row·Column

FPGA逻辑地址到DDR3物理地址映射

刷新控制器自动·自刷新

刷新间隔计算，优先级处理

ODT 片上端接配置·动态

ODT配置、动态ODT切换、信号完整性

ZQ 校准长校准·短校准

ZQ校准原理、校准时序要求

写均衡 (Write Leveling) DQS·CK对齐

写均衡训练流程，相位对齐

读均衡 (Read Leveling) DQS延迟·眼图

读DQS延迟调整，数据眼图优化

时序约束 input/output delay

多周期路径约束，FPGA时序约束

仿真验证模型·波形

DDR3仿真模型搭建，读写测试序列

板级调试 ChipScope·ILA

初始化排查，眼图扫描

性能优化 Bank管理·预取

读写效率提升，突发合并

ECC 纠错汉明码·SEC-DED

ECC原理，单比特纠错双比特检测

低功耗设计 Power-Down·自刷新

低功耗模式，时钟门控

多端口控制器 AXI4·仲裁

AXI4接口适配，多端口带宽分配

DDR3 vs DDR4 Bank Group·CRC

DDR4新特性，迁移注意事项

实战项目1 帧缓存

基于DDR3的视频图像存储与读取

实战项目2 高速数据采集

ADC数据缓存与回放

实战项目3 千兆以太网

DDR3与网络数据包缓存

综合调试与总结经验·方法论

常见问题汇总，调试方法论，设计经验分享

⚡ 公众号:蓝海资料掘金营 · 微信 deep3321