高速数据采集系统的FPGA实现 · 课程目录

第1章课程导论与ADC基础

高速数据采集系统概述
ADC关键指标（采样率、分辨率、信噪比）
ADC选型指南

01.html

第2章 FPGA选型与开发环境搭建

主流FPGA厂商对比
Xilinx Vivado安装与配置
第一个LED闪烁工程

02.html

第3章数字逻辑基础回顾

组合逻辑与时序逻辑
同步设计原则
亚稳态与跨时钟域处理

03.html

第4章 Verilog基础（一）

模块化设计
数据类型（wire/reg）
always块与assign语句

04.html

第5章 Verilog基础（二）

状态机设计（Moore与Mealy）
Testbench编写与仿真

05.html

第6章时钟与复位设计

全局时钟网络
时钟分频与使能
异步复位同步释放

06.html

第7章串行通信协议（一）

UART协议详解
Verilog实现UART发送模块

07.html

第8章串行通信协议（二）

UART接收模块实现
波特率发生器设计

08.html

第9章 SPI协议详解

SPI四种模式
单路SPI ADC驱动设计

09.html

第10章 SPI ADC驱动实现

以AD7680为例
编写SPI控制器并仿真

10.html

第11章 LVDS接口与高速ADC

LVDS标准介绍
高速ADC（如ADS42LB69）的LVDS接口设计

11.html

第12章 DDR3/DDR4控制器基础

MIG IP核配置
读写时序与用户接口

12.html

第13章 FIFO设计

同步FIFO与异步FIFO
格雷码指针
空满标志生成

13.html

第14章数据采集系统架构

数据流设计
乒乓操作
流水线设计思想

14.html

第15章 AXI4-Stream总线

协议介绍
Master/Slave接口实现
数据打包

15.html

第16章 DMA设计基础

AXI DMA IP核配置
简单数据搬移实现

16.html

第17章高速数据采集系统实战（一）

系统框图设计
模块划分与接口定义

17.html

第18章高速数据采集系统实战（二）

ADC接口模块编码与仿真

18.html

第19章高速数据采集系统实战（三）

数据缓存模块（FIFO+DDR3）实现

19.html

第20章高速数据采集系统实战（四）

AXI4-Stream数据通路搭建

20.html

第21章高速数据采集系统实战（五）

系统集成与顶层模块连接

21.html

第22章时序约束入门

创建时钟约束
输入输出延迟约束
时序报告分析

22.html

第23章时序优化技巧

流水线插入
寄存器平衡
关键路径优化

23.html

第24章上板调试方法

ILA与VIO核使用
ChipScope调试实战

24.html

第25章电源与PCB设计要点

FPGA电源轨
去耦电容布局
高速信号布线

25.html

第26章系统测试与验证

正弦波采集测试
FFT频谱分析
SNR/SFDR计算

26.html

第27章性能优化与进阶

多通道同步采集
JESD204B协议简介

27.html

第28章 Zynq SoC简介

PS与PL协同设计
AXI-Lite寄存器配置

28.html

第29章嵌入式软核MicroBlaze

MicroBlaze搭建
串口打印数据

29.html

第30章课程总结与项目回顾

常见问题复盘
未来学习路径推荐

30.html