PCIe 带宽·吞吐量
30 章 · 从入门到调优
01
PCIe 基础概念
总线架构
拓扑
分层协议
02
PCIe 链路配置
宽度/速率
Gen1~6
协商
03
TLP 包格式详解
头部格式
Memory/IO
Completion
04
DLLP & ACK/NAK
数据链路层包
重传
流控
05
PCIe 枚举与配置空间
Type0/1
BAR
Capability
06
PCIe 中断机制
INTx
MSI/MSI-X
路由
07
PCIe DMA 传输
引擎架构
Descriptor Ring
SG列表
08
带宽理论计算
8b/10b vs 128b/130b
效率
实例
09
性能分析工具
lspci
setpci
计数器
抓包
10
吞吐量瓶颈分析
协议开销
延迟拆解
利用率
11
Max Payload Size 优化
MPS影响
配置策略
场景选择
12
Max Read Request Size
MRRS延迟
MPS配合
预取
13
RCB & Read Completion
RCB概念
读性能
配置建议
14
TLP 合并与拆分
合并条件
拆分策略
硬件支持
15
PCIe 原子操作
FetchAdd/Swap/CAS
性能优势
16
ATS & SR-IOV
地址翻译
单根虚拟化
VF隔离
17
PCIe 电源管理
ASPM L0s/L1/L2
功耗权衡
18
PCIe 错误处理
AER
可纠正/不可纠正
恢复
19
PCIe 热插拔
热插拔流程
Presence Detect
20
多Root & 多层级拓扑
多Root
桥接
NTB
21
PCIe over Cable
外部连接
线缆损耗
重定时器
22
CXL 协议基础
Compute Express Link
io/mem/cache
23
NVMe over PCIe
NVMe架构
SQ/CQ
性能优化
24
GPU 与 PCIe
显存访问
带宽影响
多GPU拓扑
25
FPGA 与 PCIe
硬核vs软核
AXI桥接
DMA设计
26
PCIe Gen5/Gen6 新特性
PAM4
FEC
Equalization
27
系统级性能调优
BIOS
NUMA
中断亲和
驱动
28
PCIe 测试与验证
一致性
压力测试
眼图
29
故障排查实战
链路训练失败
CRC错误
超时
30
PCIe 未来演进
Gen7
光学互连
CXL 3.0
UCIe