📘 高通DDR & 存储系统 实战·30章

🎯 友好 · 芯片设计
01DDR系统概述
高通DDR架构SoC角色DDR3/4/5/LPDDR4/5
02DDR物理层(PHY)设计
PHY架构DQ/DQS/DMZQ校准眼图/SI
03DDR控制器设计
调度器/命令队列地址映射FCFS/FR-FCFS
04DDR时序参数详解
tRCD/tCL/tRPMargin分析高通时序实例
05DDR初始化与训练
Power-up流程Write LevelingCA/Vref训练
06DDR功耗管理
Active/PrechargeDVFS高通功耗优化
07DDR错误检测与纠正
ECC SECDEDIn-Band/Side-Band高通ECC
08DDR测试与验证
JEDEC一致性压力测试QDART/QRCT
09UFS存储系统概述
UFS 3.1/4.0移动设备角色UFS vs eMMC
10UFS物理层(M-PHY)
Gear/速率HS/PWM模式电气特性
11UFS控制器设计
命令处理SCSI映射Queue管理
12UFS初始化与训练
Power-up/LinkUniPro协议M-PHY训练
13UFS读写性能优化
顺序/随机优化Write BoosterHPB原理
14UFS功耗管理
Active/SleepRuntime DPM高通UFS功耗
15UFS错误处理与可靠性
链路错误/超时错误恢复E2E保护
16UFS测试与验证
一致性测试性能压力高通UFS工具
17DDR与UFS协同设计
带宽分配数据流交互Cache Coherency
18高通平台DDR调优实战
频率/时序调优ODT驱动强度功耗性能平衡
19高通平台UFS调优实战
Gear/速率调优Queue Depth功耗性能平衡
20DDR信号完整性分析
IBIS/通道模型串扰反射高通SI指南
21DDR电源完整性分析
PDN/目标阻抗电源噪声高通PI指南
22DDR布局布线指南
等长/间距Fly-by/T-topologyLayout Checklist
23UFS布局布线指南
差分信号规则M-PHY SI高通Layout Checklist
24DDR热管理
热模型/仿真Thermal Throttling高通热管理
25UFS热管理
热特性/模型热节流机制高通UFS热管理
26DDR与UFS安全机制
TME/ACE加密RPMB安全写高通安全实现
27DDR与UFS调试技术
逻辑分析仪/示波器协议分析仪高通调试方法
28DDR与UFS故障分析
初始化失败/数据错误故障定位案例分析
29下一代DDR技术
DDR6/LPDDR6CXL内存扩展高通未来演进
30下一代UFS技术
UFS 5.0/6.0ZNS分区命名空间高通未来演进
📢 ： ｜