🚀 基站硬件加速器 & FPGA 入门·30章

📚 友好 · 色彩活力
01 基站硬件加速器概述
什么是硬件加速器、为什么需要硬件加速、基站中的典型加速场景（FFT、信道估计、MIMO检测）
进入章节
02 FPGA基础入门
FPGA vs CPU vs GPU、FPGA内部结构（LUT、FF、BRAM、DSP）、主流厂商与选型
进入章节
03 Verilog基础（一）
模块与端口、组合逻辑（assign、always@(*)）、常用数据类型（wire、reg）
进入章节
04 Verilog基础（二）
时序逻辑（always@(posedge clk)）、状态机基础、仿真与Testbench编写
进入章节
05 Vivado开发流程
创建工程、添加源文件、综合与实现、生成比特流、下载到开发板
进入章节
06 ModelSim/Questa仿真
仿真库编译、波形查看、调试技巧、Tcl脚本自动化
进入章节
07 AXI4-Stream接口
握手协议（valid/ready）、数据打包与拆包、实战：简单的数据通路
进入章节
08 AXI4-Lite与AXI4-Full
寄存器配置接口、DMA传输、地址映射与读写时序
进入章节
09 时钟与复位
时钟域划分、异步复位同步释放、时钟使能、门控时钟
进入章节
10 跨时钟域处理（CDC）
单比特同步器、多比特FIFO、握手协议、亚稳态问题
进入章节
11 FFT加速器设计（一）
FFT算法原理（基2、DIT）、蝶形运算单元、流水线结构
进入章节
12 FFT加速器设计（二）
定点量化、块浮点、仿真验证、资源与性能分析
进入章节
13 信道估计加速器
LS/MMSE算法、参考信号提取、插值滤波、硬件实现架构
进入章节
14 MIMO检测加速器
QR分解、SIC/ML检测、矩阵求逆硬件化、并行化设计
进入章节
15 LDPC编解码加速器
LDPC原理、分层译码、校验节点更新、吞吐率优化
进入章节
16 Polar编解码加速器
SC/SCL译码、路径度量、硬件调度、与LDPC对比
进入章节
17 数字预失真（DPD）加速
DPD原理、查找表（LUT）更新、自适应算法硬件化
进入章节
18 CFR（削峰）加速器
峰值检测、脉冲抵消、迭代处理、实时性要求
进入章节
19 高速接口
JESD204B协议、SerDes、GTX/GTH收发器、时钟恢复
进入章节
20 DDR4/DDR5控制器
MIG IP核使用、读写时序、带宽计算、多端口访问
进入章节
21 PCIe接口
DMA引擎、BAR空间、中断处理、吞吐率测试
进入章节
22 HLS（高层次综合）入门
C/C++转RTL、流水线与数组优化、接口综合
进入章节
23 HLS实战
用HLS实现FFT加速器、性能对比、调试技巧
进入章节
24 Vitis统一开发平台
AI引擎、DSP库、异构计算、性能分析
进入章节
25 时序收敛技巧
关键路径分析、重定时（Retiming）、流水线插入、逻辑复制
进入章节
26 功耗优化
动态功耗、静态功耗、时钟门控、电压缩放、功耗分析工具
进入章节
27 调试与验证
ILA/VIO核使用、逻辑分析仪、回环测试、错误注入
进入章节
28 版本管理与协同
Git for FPGA、IP核管理、团队协作流程、CI/CD
进入章节
29 项目实战（一）
搭建一个简易的OFDM基带发射机（含FFT、加CP、DAC接口）
进入章节
30 项目实战（二）
搭建一个完整的接收链路（同步、信道估计、MIMO检测、译码）
进入章节
专注资料整理