FPGA vs DSP vs ASIC
PHY/MAC层应用
为什么选FPGA加速
Vivado/Quartus安装
License配置
ModelSim/VCS集成
Git版本管理
模块化设计
always/assign
组合与时序逻辑
阻塞与非阻塞
状态机FSM
FIFO同步/异步
跨时钟域CDC
亚稳态与同步器
AXI4-Full/Lite/Stream
握手信号与通道
突发传输与地址对齐
自定义数据包格式
TLAST/TKEEP
背压与反压处理
带宽计算
MIG IP核使用
DDR4读写时序
地址映射与Bank管理
带宽优化技巧
GTX/GTH收发器
CPRI/eCPRI协议
线速率与编码
眼图测试
链路建立流程
确定性延迟
多链路同步
FPGA实现要点
CIC滤波器原理
FIR滤波器设计
抽取与内插
多速率信号处理
NCO与DDS原理
混频器设计
IQ调制与补偿
峰均比控制
FFT/IFFT实现
循环前缀插入/去除
资源块映射
PSS/SSS检测
信道估计 LS/MMSE
信道均衡 ZF/MMSE
MIMO检测基础
软比特生成
编码器架构
分层译码算法
FPGA并行化
吞吐率与延迟
Polar码构造
SC/SCL译码器
FPGA实现优化
与LDPC对比
编码器结构
Max-Log-MAP算法
迭代译码控制
FPGA资源优化
ZC序列生成
相关检测算法
门限设置与峰值搜索
时频资源映射
UCI编码
DMRS生成
资源映射与解映射
信道补偿
数字波束成形原理
权值计算
相位校准
FPGA实现架构
eCPRI协议栈
IQ数据压缩
时间同步 IEEE 1588
数据包封装与解析
流水线设计
乒乓操作
数据驱动架构
控制与数据路径分离
静态时序分析 STA
关键路径识别
流水线插入
寄存器重定时
逻辑复用
DSP48与BRAM使用
面积换速度
综合选项调优
动态/静态功耗
时钟门控
操作数隔离
电压与频率调节
ILA/VIO使用
仿真波形分析
断言验证
覆盖率收集
HLS开发流程
C/RTL协同仿真
流水线与循环优化
与手写RTL对比
PCIe接口驱动
DMA传输
中断处理
共享内存设计
板级调试
射频前端配置
整机联调
吞吐率与延迟测试