📘 EEC硬件架构设计
从零到一
⚡ 30章 · 从入门到前沿
01
EEC架构概述
什么是EEC架构
发展历程
核心设计原则
02
数字电路基础回顾
布尔代数
组合逻辑
时序逻辑
状态机基础
03
硬件描述语言入门
模块化设计
数据类型
运算符
并行与顺序
04
组合逻辑设计
加法器
多路选择器
译码器
编码器
05
时序逻辑设计
触发器
寄存器
计数器
分频器
06
有限状态机(FSM)
Moore与Mealy
状态编码
设计实例
07
数据通路设计
寄存器堆
ALU
总线结构
控制交互
08
控制单元设计
硬连线控制
微程序控制
状态图设计
09
存储器层次结构
SRAM/DRAM
Cache原理
映射策略
10
流水线技术基础
流水线概念
结构冒险
数据冒险
控制冒险
11
流水线优化
转发技术
分支预测
乱序执行基础
12
中断与异常处理
中断控制器
中断优先级
上下文切换
13
总线协议与接口
AMBA AHB/AXI
握手协议
总线仲裁
14
外设接口设计
GPIO
UART
SPI
I2C
15
时钟与复位设计
时钟树综合
时钟域交叉
异步复位同步释放
16
低功耗设计技术
时钟门控
电源门控
多电压域
DVFS
17
可测试性设计(DFT)
扫描链
边界扫描
内建自测试
18
静态时序分析(STA)
建立/保持时间
时序路径
时序约束
19
形式化验证基础
断言(SVA)
模型检验
等价性检查
20
仿真与调试
Testbench
波形调试
覆盖率分析
21
综合与布局布线
逻辑综合
物理综合
时序收敛
22
SoC架构设计
SoC组成
片上网络(NoC)
多核架构
23
AI加速器架构
矩阵乘法器
卷积加速器
数据流架构
24
RISC-V处理器设计
指令集架构
流水线实现
特权级架构
25
硬件安全设计
侧信道防护
安全启动
信任根
26
异构计算架构
CPU+GPU
CPU+FPGA
CPU+ASIC
27
硬件/软件协同设计
任务划分
接口定义
性能评估
28
设计验证方法论
UVM基础
验证计划
回归测试
29
项目实战：从规格到RTL
简单SoC设计流程
30
前沿趋势
Chiplet技术
存算一体
量子计算硬件
⚡ 点击章节标题跳转至对应课程文件 (01.html ~ 30.html)