4、PCB布线DFM规则：线宽/线距与铜厚的关系、过孔类型与尺寸选择、阻抗控制线的设计要点
各位工程师朋友，大家好。今天我们聊一个很实在的话题——PCB布线阶段的DFM规则。说实话，很多设计工程师觉得把线连通就行了，剩下的交给板厂。但我在产线摸爬滚打这么多年，见过太多因为布线细节没处理好，导致良率暴跌甚至批量报废的案例。
这一节，我重点讲三个核心维度：线宽/线距与铜厚的关系、过孔类型与尺寸选择、阻抗控制线的设计要点。这三块是DFM的硬骨头，啃下来，你的设计离量产就近了一大步。
4.1 线宽/线距与铜厚的关系
先问大家一个问题：为什么同样的线宽，有的板厂能做，有的做不了？
答案就在铜厚上。铜厚决定了蚀刻的侧蚀量，说白了就是「咬蚀」的宽度。我见过一个项目，设计师用了1oz铜厚，线宽画了4mil，结果板厂反馈良率只有60%。为什么？因为1oz铜厚下，蚀刻补偿至少要1.5mil，实际做出来线宽只剩2.5mil，根本达不到要求。
核心公式（经验值）：
成品线宽 = 设计线宽 - (铜厚 × 蚀刻系数)
蚀刻系数一般在 0.6~1.0 之间，铜越厚，系数越大。
我个人的习惯是，在设计阶段就按「目标铜厚+最小线宽」来查表。下面这个表是我自己整理的，大家可以参考：
| 铜厚 (oz) | 外层最小线宽 (mil) | 内层最小线宽 (mil) | 推荐最小线距 (mil) | 备注 |
|---|---|---|---|---|
| 0.5 | 3.5 | 3.0 | 3.5 | 常规HDI可用 |
| 1.0 | 4.5 | 4.0 | 4.5 | 最常用，性价比高 |
| 2.0 | 7.0 | 6.0 | 7.0 | 电源板常用 |
| 3.0 | 10.0 | 8.0 | 10.0 | 大电流设计 |
这里有个坑，我必须要提醒大家：内层和外层的蚀刻条件不一样。外层有铜箔直接曝光，内层需要压合后再钻孔，工艺窗口更窄。所以内层的线宽通常要比外层放宽0.5~1mil。
避坑指南：
我曾经遇到一个设计，工程师在4层板上用了2oz铜厚，内层线宽画了5mil。结果板厂反馈内层蚀刻后线宽只有3.2mil，阻抗完全跑偏。后来我们改到6.5mil才解决问题。所以，厚铜板的内层线宽一定要留足余量。
线距方面，我建议至少保持「线宽×1.2」的安全距离。为什么？因为蚀刻液在窄缝里流动不畅，容易造成「蚀刻不净」或「过度蚀刻」。你想想看，两条线之间如果只有3mil，蚀刻液进不去，残留的铜箔就会导致短路。
4.2 过孔类型与尺寸选择
过孔这东西，看着简单，其实门道很多。很多工程师喜欢「通孔走天下」，但在高密度设计中，盲埋孔和微孔才是王道。
先说说通孔。通孔成本最低，但占用的布线资源最多。我记得有个项目，8层板全部用通孔，结果BGA扇出区域挤得密密麻麻，最后不得不改成6层+盲孔设计，成本反而降了15%。
下面这个表是我对不同过孔类型的总结：
| 过孔类型 | 最小孔径 (mil) | 最小焊盘 (mil) | 适用场景 | 成本系数 |
|---|---|---|---|---|
| 通孔 (PTH) | 8 | 18 | 通用设计，低密度 | 1.0 |
| 盲孔 (Blind Via) | 4 | 12 | BGA扇出，节省层数 | 1.5~2.0 |
| 埋孔 (Buried Via) | 4 | 12 | 内层互连，高密度 | 2.0~2.5 |
| 微孔 (Micro Via) | 3 | 8 | HDI，手机/穿戴设备 | 2.5~3.5 |
这里我要重点说说微孔。微孔是用激光打的，孔径可以做到3mil甚至更小。但激光打孔有个特点——孔底形状是锥形的，不是直的。所以微孔的深径比不能太大，一般建议不超过1:1。什么意思？就是3mil的孔，深度最多3mil，也就是一层介质层的厚度。
个人经验：
我建议在BGA焊盘内直接打微孔（Via-in-Pad），但一定要做树脂塞孔+电镀填平。否则焊接时锡膏会顺着孔流走，造成虚焊。这个工艺现在很成熟，成本增加不多，但可靠性提升很大。
过孔尺寸的选择，我有个「三倍原则」：焊盘直径 ≥ 孔径 × 3。比如你用8mil的钻头，焊盘至少要24mil。为什么？因为钻孔有位置公差，板厂钻头偏移±2mil很正常。焊盘太小，钻头一偏就把焊盘打没了。
避坑指南：
我曾经见过一个设计，用了6mil的过孔，焊盘只给了12mil。结果板厂反馈，钻孔偏移后焊盘环宽只剩1.5mil，根本没法保证可靠性。后来全部改成8mil/18mil才通过。所以，别为了省那一点点空间把可靠性搭进去。
4.3 阻抗控制线的设计要点
阻抗控制，说白了就是让信号线的特性阻抗匹配到目标值（通常是50Ω或100Ω差分）。很多工程师以为阻抗只跟线宽有关，其实大错特错。
影响阻抗的因素有五个：线宽、线距、铜厚、介质厚度、介电常数。其中任何一个变了，阻抗都会跑偏。
我给大家一个典型的50Ω微带线设计参考：
| 参数 | 典型值 | 备注 |
|---|---|---|
| 目标阻抗 | 50Ω ± 10% | 单端 |
| 线宽 | 6.5 mil | 1oz铜厚下 |
| 介质厚度 | 4.0 mil | PP片厚度 |
| 铜厚 | 1.2 mil (1oz) | 成品铜厚 |
| 介电常数 (Dk) | 4.2 | FR-4典型值 |
这里有个细节很多人不知道：铜厚对阻抗的影响是线性的。铜越厚，阻抗越低。为什么？因为铜厚增加了导体的截面积，相当于降低了单位长度的电感。我算过，1oz铜厚下，每增加0.5oz，阻抗大约下降2~3Ω。
所以，如果你要求板厂做1oz铜厚，但板厂实际做出来是1.2oz（因为电镀不均匀），那你的阻抗就会偏低。我建议在设计时留出±5%的裕量，或者直接要求板厂按「目标阻抗±8%」控制。
阻抗控制线的设计口诀：
- 线宽越宽，阻抗越低
- 介质越厚，阻抗越高
- 铜厚越厚，阻抗越低
- Dk越高，阻抗越低
差分阻抗的设计更复杂一些。100Ω差分对，线距通常取线宽的2~3倍。我个人的习惯是：先定线宽，再调线距，最后用仿真工具验证。别指望一次算准，阻抗这东西，差1mil就是几个欧姆的偏差。
小技巧：
设计阻抗线时，别忘了考虑阻焊层的影响。阻焊层的介电常数一般在3.5~4.0，厚度约0.5~1.0mil。它会「压」低阻抗，大约1~2Ω。所以，如果你要求50Ω，设计时最好按51~52Ω来算，留出阻焊层的余量。
最后说说玻纤效应。FR-4的玻纤布和树脂的介电常数不一样，玻纤布区域Dk高，树脂区域Dk低。如果阻抗线正好走在玻纤布的交织点上，阻抗就会波动。这个问题在10Gbps以上的高速设计中特别明显。
怎么解决？两个办法：一是用「开纤」或「扁平玻纤」的板材，二是把走线旋转10~15度，避开玻纤交织点。我建议在高速设计中直接指定板材型号，比如IT-180A或M6，这些板材的玻纤分布更均匀。
避坑指南：
我曾经有一个25Gbps的项目，阻抗线全部按50Ω设计，板厂也反馈测试通过。但量产500片后，有30%的板子眼图不合格。后来切片分析发现，问题出在玻纤效应上——走线正好平行于玻纤方向，导致阻抗波动±5Ω。从那以后，我所有高速设计都要求走线旋转角度，并且指定低玻纤板材。
好了，这一节的内容就到这里。线宽线距、过孔选择、阻抗控制，这三块是DFM的基石。你把这些规则吃透了，设计出来的板子，板厂看了都说好。
公众号:蓝海资料掘金营，微信deep3321