三、线宽与线距规则：最小线宽/线距要求、不同铜厚下的线宽能力、阻抗控制线的线宽计算

线宽和线距，说白了就是PCB上铜线的粗细和它们之间的间隔。很多新手觉得这有什么好讲的？不就是画粗点、间距拉大点嘛。嗯，我刚开始也这么想，直到有一次项目因为线宽选得太极限，工厂直接说做不了，整个板子要重新layout……那滋味，真不好受。

3.1 最小线宽/线距要求

先说说最基础的东西。每个PCB工厂都有自己的工艺能力，但行业内有个通用底线。我个人习惯把这些数据记在脑子里，选型时直接就能判断。

3.2 不同铜厚下的线宽能力

铜厚直接影响你能走多细的线。这个道理很简单：铜越厚，蚀刻时侧蚀越严重，线宽控制就越难。

我整理了一份常用数据，你直接拿去用：

3.3 阻抗控制线的线宽计算

阻抗控制，这是高频设计里绕不开的坎。说白了，就是让传输线的特性阻抗等于源端和负载端的阻抗，通常是50Ω单端或100Ω差分。

影响阻抗的因素有四个：

• 线宽 (W) —— 越宽阻抗越低
• 介质厚度 (H) —— 越厚阻抗越高
• 铜厚 (T) —— 越厚阻抗越低
• 介电常数 (εr) —— 越高阻抗越低

我常用的微带线阻抗计算公式（近似）：

Z0 = 87 / √(εr + 1.41) * ln(5.98 * H / (0.8 * W + T))

其中：
Z0 —— 特性阻抗 (Ω)
εr —— 板材介电常数 (FR4通常取4.2~4.5)
H —— 介质层厚度 (mil)
W —— 线宽 (mil)
T —— 铜厚 (mil, 1oz ≈ 1.4mil)

举个例子，我做过一个项目：

• 目标阻抗：50Ω
• 板材：FR4，εr=4.3
• 介质厚度：8mil
• 铜厚：1oz (1.4mil)

代入公式算一下：

Z0 = 87 / √(4.3 + 1.41) * ln(5.98 * 8 / (0.8 * W + 1.4))
   = 87 / √5.71 * ln(47.84 / (0.8W + 1.4))
   = 87 / 2.39 * ln(47.84 / (0.8W + 1.4))
   = 36.4 * ln(47.84 / (0.8W + 1.4))

令 Z0 = 50，解得 W ≈ 7.2mil

所以线宽大概在7.2mil左右。但实际发给板厂时，他们用Polar软件算出来是7.5mil。嗯，差的不多，但如果你按7.2mil做，批量时阻抗可能偏到48Ω或52Ω，对于高速信号来说，这已经算不小的偏差了。

3.4 差分阻抗控制

差分对的情况稍微复杂一点。除了线宽，还要考虑线间距。差分阻抗的计算公式：

Zdiff ≈ 2 * Z0 * (1 - 0.48 * e^(-0.96 * S / H))

其中：
Zdiff —— 差分阻抗 (Ω)
Z0 —— 单端阻抗 (Ω)
S —— 线间距 (mil)
H —— 介质厚度 (mil)

常用的差分阻抗是100Ω。比如USB 2.0、HDMI、以太网都用这个值。我一般先算单端50Ω，然后调整间距让差分阻抗到100Ω。

举个例子：

• 单端50Ω线宽：7.2mil
• 介质厚度：8mil
• 目标差分阻抗：100Ω

代入公式：

100 = 2 * 50 * (1 - 0.48 * e^(-0.96 * S / 8))
1 = 1 - 0.48 * e^(-0.12 * S)
0.48 * e^(-0.12 * S) = 0
e^(-0.12 * S) = 0

嗯，这个公式在S足够大时趋近于2*Z0。实际上，差分阻抗100Ω对应的间距通常在6~10mil之间。我建议直接用板厂的计算工具，省得自己算半天还不准。

3.5 知识体系总结

下面这张图把线宽线距的核心逻辑串起来了，你一看就明白：

你看，这三个方面其实是环环相扣的。选线宽时，先看铜厚能不能支持，再看阻抗要不要控制，最后还要留够余量给工厂生产。我个人的经验是：设计时多花10分钟算清楚，比板子回来再改要省10个小时。

好了，线宽线距这块就讲这么多。记住一点：别卡极限值，给自己留点余地，也给板厂留点空间。这样合作起来大家都舒服。

公众号:蓝海资料掘金营，微信deep3321