第4章 PCB叠层结构设计：层数确定、对称性原则、参考平面设计、阻抗控制叠层、叠层厚度计算

各位工程师朋友，大家好。今天我们来聊聊PCB叠层结构设计。说实话，叠层设计是PCB可制造性的基石。我见过太多项目，因为叠层没规划好，后面改得焦头烂额。你想想看，叠层一旦定下来，后面走线、阻抗、EMC全得跟着它走。所以，这一章咱们得好好掰扯掰扯。

4.1 层数确定：不是越多越好

层数怎么定？我个人习惯先问三个问题：信号密度多大？电源种类有多少？有没有高速信号？

举个例子。一个普通的4层板，信号层+电源地平面，基本能应付大多数低速设计。但如果你有DDR3/DDR4，或者多组高速差分对，那6层、8层就逃不掉了。

我在项目中遇到过，有人为了省钱硬用4层板做8层板的活。结果呢？走线绕来绕去，信号质量一塌糊涂，最后打样三次才勉强能用。省下的钱全搭进改版费里了。

4.2 对称性原则：板厂最怕不对称

这个原则，说白了就是：你的叠层结构，上下左右要对称。为什么？因为PCB在压合过程中，树脂流动和铜箔应力如果不平衡，板子会翘曲。

我曾经吃过这个亏。有一款6层板，我图省事，把两层铜厚设成不一样。结果板厂反馈：板子翘曲超标，没法贴片。后来只能加钱做特殊工艺处理。

4.3 参考平面设计：信号的回流路径

参考平面，就是信号的回流路径。你想想看，高速信号在走线上跑，电流总要找个回路。如果参考平面不连续，回流信号就得绕路，这就产生了EMI问题。

我建议，每个信号层都要紧邻一个完整的参考平面。最好是地平面，因为地平面最干净。电源平面也可以，但要注意电源平面上的噪声。

嗯，这里要注意。有些设计把电源平面和地平面放得太远，中间隔了两层信号。这样电源和地之间的回路电感会很大，去耦效果大打折扣。

4.4 阻抗控制叠层：50Ω不是随便来的

阻抗控制，是高速设计的核心。50Ω单端、100Ω差分，这些值怎么来的？靠叠层参数算出来的。

阻抗计算公式（微带线）：

Z0 = 87 / sqrt(εr+1.41) * ln(5.98h / (0.8w + t))

其中：

• εr：介质介电常数
• h：介质厚度
• w：线宽
• t：铜厚

我记得有一次，客户要求50Ω阻抗，我按常规参数算出来线宽是6mil。结果板厂反馈，他们的介质厚度有偏差，实际阻抗只有45Ω。后来我学乖了，每次设计前先跟板厂要他们的叠层参数表。

4.5 叠层厚度计算：别让板厂猜

叠层厚度，直接决定了板子的总厚度。太薄了机械强度不够，太厚了钻孔困难。我一般控制在1.6mm左右，这是最通用的厚度。

计算很简单：总厚度 = 所有铜箔厚度 + 所有介质厚度。但要注意，铜箔厚度要算上电镀增厚。比如1oz的铜，成品厚度大约是1.4mil，但电镀后可能到1.8mil。

我曾经遇到一个案例，设计时没算PP压缩量，结果板子做出来比设计薄了0.2mm。虽然还能用，但装配时卡扣扣不紧，最后只能加垫片。从那以后，我每次都会在叠层表里注明「压合后厚度」，让板厂确认。

知识体系结构图

好了，叠层设计这块，核心就是这几条。你只要把层数、对称性、参考平面、阻抗、厚度这五个点吃透了，大部分PCB的叠层问题都能搞定。记住，设计前多跟板厂沟通，拿到他们的工艺参数，能省掉后面很多麻烦。

---

公众号:蓝海资料掘金营，微信deep3321