第3章：SiP基板技术：基板材料与叠层结构、基板制造工艺简介、基板设计规则与约束、基板热管理与散热设计
3.1 基板材料与叠层结构
做SiP设计，基板是绕不开的坎。说白了，基板就是整个系统的骨架和血管。我刚开始接触SiP时，总觉得基板不就是个载板嘛，选个便宜的就行。结果呢？项目做到一半，信号串扰、散热不良，各种问题全冒出来了。从那以后，我再也不敢小看基板选型了。
基板材料，核心看几个指标：介电常数（Dk）、损耗因子（Df）、热膨胀系数（CTE）和玻璃化转变温度（Tg）。嗯，这里要注意，不同材料组合起来，效果天差地别。
常用基板材料对比
| 材料类型 | Dk（@1GHz） | Df（@1GHz） | CTE（ppm/℃） | Tg（℃） | 典型应用 |
|---|---|---|---|---|---|
| FR-4 | 4.2-4.5 | 0.02 | 14-17 | 130-140 | 低频、低成本 |
| BT树脂 | 4.0-4.2 | 0.008 | 12-15 | 180-200 | BGA基板、存储 |
| 陶瓷（LTCC） | 5.0-7.0 | 0.001-0.002 | 5-8 | >400 | 高频、高可靠性 |
| 聚酰亚胺（PI） | 3.2-3.5 | 0.005 | 12-20 | 250-300 | 柔性基板 |
叠层结构这块，我个人习惯先画一个叠层堆叠图。你想想看，信号层、电源层、地层怎么排？层间距多少？铜厚多少？这些参数直接决定了你的信号质量和阻抗控制。
举个例子，一个典型的4层SiP基板叠层：
- 顶层（L1）：信号层，用于放置芯片和走线
- 内层1（L2）：地层，提供参考平面
- 内层2（L3）：电源层，分配电源网络
- 底层（L4）：信号层，用于BGA焊球扇出
为什么这么排？因为信号层紧邻地层，可以形成良好的微带线或带状线结构。我在项目中遇到过，有人把两个信号层挨着放，结果串扰大到无法收敛。嗯，这就是教训。
经验之谈：叠层设计时，尽量让信号层与参考层（地/电源）相邻。层间距控制在100-150μm之间，铜厚建议1oz（35μm）起步。高频信号走线，记得用共面波导结构，效果比微带线好不少。
3.2 基板制造工艺简介
基板是怎么造出来的？很多人觉得这是工艺工程师的事，设计工程师不用管。其实不然。你设计的规则，最终要能造得出来才行。
主流工艺有几种：
- 减成法（Subtractive）：最传统的方法。在覆铜板上贴干膜、曝光、显影、蚀刻。优点是成熟、成本低。缺点是线宽线距受限，一般做到50/50μm就不错了。
- 加成法（Additive）：在绝缘层上直接电镀铜。线宽线距可以做到20/20μm甚至更细。我最近一个项目就用这个工艺，走线密度高了不少。
- 半加成法（SAP）：结合了减成法和加成法的优点。先在绝缘层上溅射种子层，再电镀加厚。目前高端SiP基板的主流选择。
制造流程大致是：
- 内层芯板制作 → 压合 → 钻孔 → 电镀 → 外层线路 → 阻焊 → 表面处理 → 成型
这里有个坑：钻孔。机械钻孔最小孔径一般0.2mm，再小就得用激光钻孔了。激光钻孔可以做到50μm甚至更小，但成本高不少。我曾经有个设计，用了0.15mm的机械孔，结果厂家说做不了，只能改设计。嗯，从那以后我设计前都会先跟工艺确认一下。
注意：基板制造过程中，热应力和化学药水会对材料造成影响。设计时一定要考虑工艺裕量，别把线宽线距卡到极限值。留10-20%的余量，是成熟工程师的做法。
3.3 基板设计规则与约束
设计规则，说白了就是你和工艺厂之间的契约。规则定得太松，性能上不去；定得太紧，良率往下掉。
我一般把规则分成三类：
核心设计规则
| 规则项 | 典型值 | 说明 |
|---|---|---|
| 最小线宽/线距 | 50/50μm（常规） | 高频设计建议放宽到60/60μm |
| 最小焊盘直径 | 250μm | 与BGA球径匹配 |
| 最小过孔直径 | 200μm（机械） | 激光孔可做到75μm |
| 铜厚 | 1oz（35μm） | 大电流区域可用2oz |
| 阻焊桥宽度 | ≥75μm | 防止焊料桥接 |
约束条件这块，我个人习惯用约束管理器来统一管理。比如：
- 电气约束：阻抗控制（50Ω单端、100Ω差分）、等长匹配（±5%以内）
- 物理约束：最小间距、最大长度、过孔数量限制
- 热约束：铜皮覆盖率、散热过孔密度
你想想看，如果这些约束不提前设好，后期走线时很容易出现「这里走不通」的尴尬局面。我曾经有个项目，因为没设好等长约束，最后手动调了三天才搞定。嗯，那滋味不好受。
避坑指南：设计规则文件（DRC）一定要和工艺厂逐条确认。别只看工艺能力表，那上面写的是极限值，不是推荐值。我一般会要一份他们量产过的类似项目的规则，作为参考。
3.4 基板热管理与散热设计
SiP里集成了多个芯片，功耗密度高，散热是个大问题。我记得有个项目，芯片结温跑到125℃，差点烧了。从那以后，热管理就成了我设计的第一优先级。
散热路径主要有三条：
- 芯片 → 基板 → PCB → 环境（主要路径）
- 芯片 → 塑封料 → 空气（辅助路径）
- 芯片 → 散热过孔 → 底部焊球 → PCB（高效路径）
设计时，我一般会做这几件事：
- 增加散热过孔：在芯片正下方打一排过孔，直接连到基板底层。过孔间距0.5-1mm，孔径0.2-0.3mm。我习惯用填充铜膏的过孔，导热系数比空气高10倍以上。
- 铜皮开窗：在芯片底部铺大面积铜皮，不开阻焊。铜的导热系数约400 W/m·K，比FR-4的0.3 W/m·K强太多了。
- 热界面材料（TIM）：芯片和基板之间涂导热胶或焊料。导热胶的导热系数一般在1-5 W/m·K，焊料可以做到20-50 W/m·K。
热仿真小技巧：我一般先用稳态热仿真看整体温度分布，再用瞬态仿真看峰值功耗下的温度响应。仿真时别忘了设置对流换热系数，自然对流一般取5-10 W/m²·K，强制风冷可以到20-50 W/m²·K。
这里有个常见的误区：有人觉得铜皮越厚散热越好。其实不然。铜皮厚度超过2oz后，散热效果提升有限，反而增加了成本和工艺难度。我建议1oz铜皮 + 密集散热过孔的组合，性价比最高。
注意：散热设计要和机械应力平衡。铜皮面积太大，CTE不匹配会导致焊点开裂。我一般会在芯片四角留出应力释放槽，或者在铜皮上开网格状的槽，既散热又释放应力。
最后，分享一个我自己的散热设计检查清单：
- ✅ 芯片下方是否有足够散热过孔？
- ✅ 铜皮覆盖率是否达到70%以上？
- ✅ 热仿真结温是否低于125℃？
- ✅ 是否考虑了最坏工况（高温环境+满负荷）？
- ✅ 散热路径是否连续（没有气隙或低导热材料阻断）？
嗯，做到这几点，热管理基本不会出大问题。
公众号:蓝海资料掘金营，微信deep3321