第3章流水线设计与并行计算

流水线设计与并行计算

各位同学，今天我们来聊聊硬件加速里最核心的思维——流水线与并行。说实话，这两个概念就像硬币的两面，你中有我，我中有你。我在FPGA上做高频交易策略加速时，80%的性能提升都来自这两招。

流水线概念：把大任务拆成小步骤

流水线不是什么新鲜事。你想想看，汽车装配线就是流水线。每个工位只干一件事，车架从一头进去，成品从另一头出来。硬件里的流水线也是这个道理。

我习惯把流水线比作「接力赛」。每个阶段就是一个选手，跑完自己的棒次就交给下一个人。关键是什么？所有选手同时都在跑！

举个例子，一个交易信号计算需要三步：

// 非流水线版本
step1 = compute_indicator(data);   // 5个时钟周期
step2 = check_condition(step1);     // 3个时钟周期  
step3 = generate_signal(step2);     // 2个时钟周期
// 总耗时：5+3+2 = 10个时钟周期

改成流水线后：

// 流水线版本
// 每个阶段用寄存器隔开
always @(posedge clk) begin
    pipe_stage1 <= compute_indicator(data);
    pipe_stage2 <= check_condition(pipe_stage1);
    pipe_stage3 <= generate_signal(pipe_stage2);
end
// 第一个结果需要10个周期，之后每个周期出一个结果

看到区别了吗？非流水线版本处理100笔数据要1000个周期。流水线版本呢？第一个结果慢点，但后面每1个周期就能出一个结果。处理100笔数据只要109个周期。快了将近10倍！

核心要点：流水线的吞吐量由最慢的那个阶段决定。上面例子中，最慢的是5个周期，所以整体吞吐就是每5个周期出一个结果？不对！

实际上，我们通过寄存器打拍，让每个阶段都在1个周期内完成。所以吞吐量是每1个周期一个结果。代价是latency增加了，但throughput上去了。

数据并行与任务并行

这两个概念我经常看到有人搞混。说白了：

数据并行：同一份计算逻辑，同时处理多份数据
任务并行：不同的计算逻辑，同时处理同一份数据

我在做期权定价加速时遇到过这样一个场景。要计算1000个期权的价格，每个期权用Black-Scholes公式。这就是典型的数据并行——复制1000份计算单元，每个算一个。

但如果是计算一个期权的希腊字母呢？Delta、Gamma、Vega、Theta、Rho。这些计算有依赖关系吗？没有！那就可以任务并行，五个计算单元同时算。

并行类型	适用场景	硬件实现	我踩过的坑
数据并行	大量独立数据，相同操作	复制计算单元，SIMD	资源不够时，要分批次
任务并行	少量数据，不同操作	功能模块拆分，流水线	任务间可能有隐藏依赖

注意：我曾经在一个项目里，想当然地把两个看起来独立的任务并行化了。结果发现它们共享同一个内存端口。两个任务同时访问，冲突了！性能反而下降了30%。

所以啊，做并行之前，先看看资源有没有竞争。这是新手最容易忽略的。

乒乓操作与双缓冲

乒乓操作，说白了就是「你干活的时候我准备，你准备好了我上」。双缓冲是它的具体实现方式。

我给你们画个场景。假设我们要从网口收数据，然后做计算：

// 单缓冲的问题
always @(posedge clk) begin
    if (data_ready) begin
        buffer <= data_in;      // 写入
        result <= compute(buffer); // 计算
        // 问题：写入和计算不能同时进行！
    end
end

// 双缓冲方案
reg [31:0] buf_a, buf_b;
reg sel;

always @(posedge clk) begin
    if (data_ready) begin
        if (sel) begin
            buf_a <= data_in;      // 写入A
            result <= compute(buf_b); // 计算B
        end else begin
            buf_b <= data_in;      // 写入B
            result <= compute(buf_a); // 计算A
        end
        sel <= ~sel;  // 切换
    end
end

这个模式我用了无数次。特别是在做高频交易的数据预处理时，一边收行情数据，一边算指标。没有双缓冲，你只能等算完了再收下一笔，那延迟就上去了。

实战技巧：

双缓冲的切换信号sel，最好用格雷码。为什么？跨时钟域时减少亚稳态风险。我吃过这个亏。
缓冲区大小要匹配处理速度。如果写入比处理快，再多的缓冲也白搭。
别忘了清空信号。我曾经因为忘记清空旧数据，算出了错误的结果。debug了两天才找到原因。

三种技术的组合应用

在实际项目中，这三种技术往往是组合使用的。我做一个交易信号生成器时，就是这样设计的：

数据并行：同时处理10个股票的数据
任务并行：每个股票同时计算均线、RSI、布林带三个指标
流水线：每个指标计算分成3级流水
双缓冲：输入数据和中间结果都用双缓冲

结果呢？单核CPU要算10ms的任务，FPGA上只要50微秒。200倍的加速比。

嗯，这里要注意一点。不是流水线级数越多越好。级数多了，latency会增加，而且寄存器资源消耗也大。我一般控制在3-7级，超过7级就要考虑收益是否划算了。