一、FPGA基础与交易系统概述
1.1 FPGA架构简介
FPGA，说白了就是一块可以反复编程的芯片。它不像CPU那样有固定的指令集，也不像ASIC那样出厂就焊死了功能。你想想看，一块芯片买回来，今天让它做网络包解析，明天改成做期权定价，后天又变成高频交易引擎——这就是FPGA的魅力。
我刚开始接触FPGA时，总觉得它就是个高级点的单片机。后来踩了坑才明白，FPGA的核心是硬件并行。CPU是串行执行的，一个时钟周期只能处理一条指令。FPGA呢？它可以把整个算法拆成多个流水线阶段，每个阶段同时跑。我在一个低延迟项目中，用FPGA把原本CPU上需要5微秒的订单处理逻辑，压缩到了200纳秒以内。嗯，这就是并行的力量。
FPGA的基本组成单元：
- 逻辑单元（LE/CLB）：实现组合逻辑和时序逻辑的最小单位。说白了就是查找表加触发器。
- 块内存（BRAM）：片上存储资源，延迟极低。我习惯把交易订单簿的深度数据放在BRAM里，比外部DDR快一个数量级。
- DSP切片：专门做乘加运算的硬核。做金融计算时，价格计算、风险敞口计算全靠它。
- 高速收发器（SerDes）：负责和外部通信，比如10G/25G/100G以太网。交易系统的网络栈就靠它。
你可能会问，这么多资源怎么协调？答案是时钟域。每个模块跑在自己的时钟下，通过异步FIFO或握手信号跨时钟域通信。我曾经因为没处理好跨时钟域，导致订单数据偶尔错位，排查了整整三天。从那以后，我养成了一个习惯：所有跨时钟域信号必须用两级同步器打拍。
1.2 FPGA在金融交易中的角色
FPGA在金融圈里，主要干三件事：加速、降延迟、保确定性。
先说加速。CPU处理网络包，从网卡到应用层，要经过操作系统协议栈，中断、上下文切换、内存拷贝，一套下来几十微秒就没了。FPGA可以在硬件层面直接解析UDP/TCP包，提取交易数据，然后送到交易逻辑。我在一个做市商项目中，用FPGA实现了完整的UDP卸载引擎，延迟从15微秒降到了800纳秒。
再说降延迟。高频交易里，纳秒级差异就能决定一笔交易是赚钱还是亏钱。FPGA的流水线架构，让数据从输入到输出只需要固定的时钟周期数。没有操作系统调度抖动，没有缓存未命中，一切都是可预测的。我记得有个客户，他们的策略在CPU上跑平均延迟是3微秒，但抖动有±1微秒。换到FPGA后，延迟稳定在450纳秒，抖动不超过5纳秒。
最后是确定性。交易系统最怕什么？怕不可控的延迟峰值。CPU上，一次页面错误、一次垃圾回收、一次中断，都能让延迟瞬间飙升。FPGA没有这些。它的行为是硬件决定的，每个时钟周期做什么都是固定的。说白了，FPGA就是一台时间确定性机器。
我的经验：FPGA最适合做交易系统的前处理和后处理。前处理包括网络协议解析、行情数据解码、订单校验。后处理包括风险检查、成交回报生成。中间的策略逻辑，如果复杂度不高，也可以放在FPGA里。但如果策略涉及大量浮点运算或机器学习模型，建议还是用CPU/GPU，FPGA做加速卡配合使用。
1.3 低延迟交易系统架构概览
一个典型的低延迟交易系统，从数据流入到订单发出，大致分这么几层：
| 层级 | 功能 | 典型延迟 | 实现方式 |
|---|---|---|---|
| 物理层 | 光纤接收、光电转换 | 10-50 ns | 光模块 + SerDes |
| MAC层 | 以太网帧解析、CRC校验 | 50-100 ns | FPGA硬核MAC或软核 |
| 网络层 | IP/UDP/TCP解析 | 100-300 ns | FPGA逻辑实现 |
| 应用层 | 行情解码、订单簿维护 | 200-500 ns | FPGA逻辑 + BRAM |
| 策略层 | 信号生成、订单决策 | 500 ns - 5 μs | FPGA逻辑或CPU |
| 订单层 | 订单编码、发送 | 100-300 ns | FPGA逻辑 |
你看，从物理层到订单层，整个链路加起来也就1-6微秒。这在CPU系统里是不可想象的。为什么能做到？因为FPGA把每一层都做成了硬件流水线。数据从光纤进来，经过SerDes变成并行数据，然后直接进入MAC解析模块，解析完立刻交给IP/UDP模块，再送到应用层。整个过程没有内存拷贝，没有中断，没有上下文切换。
我个人习惯把系统分成数据路径和控制路径。数据路径是实时的，要求低延迟、高吞吐。控制路径是管理用的，比如配置参数、读取统计信息、更新策略参数。控制路径可以用CPU来做，通过PCIe或AXI总线与FPGA通信。这样既保证了数据路径的低延迟，又保留了控制路径的灵活性。
避坑指南：我曾经在一个项目中，把策略逻辑全部塞进FPGA，结果发现策略参数需要频繁更新。每次更新都要重新综合编译，耗时几个小时。后来我学乖了：把参数放在BRAM或寄存器里，通过控制路径动态更新。这样策略逻辑不变，只改参数，不用重新编译。
还有一个关键点：时钟同步。交易系统里，多个FPGA板卡之间需要精确的时间同步。我们通常用PTP（精确时间协议）或White Rabbit协议，把时钟精度做到纳秒级。我记得有一次，两个板卡之间的时钟偏差了100纳秒，导致行情数据的时间戳对不上，回测时发现一堆假信号。后来加了PTP同步，问题就解决了。
嗯，这一章先讲到这里。下一章我们会深入FPGA的开发流程，从RTL设计到仿真验证，再到上板调试。你想想看，硬件开发不像软件那样可以随便改，每一步都要小心。我会分享一些我在项目中用到的实用技巧。