2. 信号调理电路设计：仪表放大器原理、差分放大电路搭建、低通滤波器设计（截止频率计算）、抗混叠滤波器
好，咱们接着聊。上一章我们把传感器的原始信号搞出来了，但那个信号说实话，又小又脏。你想想看，一个压传感器满量程可能才输出几十毫伏，中间还夹着各种共模噪声——工频干扰、电机启停的尖峰，乱七八糟的。这时候直接送ADC？那基本是白费功夫。
所以这一章，我们得给信号“洗个澡”，让它干干净净地进ADC。核心就是四个字：信号调理。我把它拆成四个部分来讲：仪表放大器、差分放大、低通滤波器、抗混叠滤波器。嗯，咱们一个一个来。
核心思路： 传感器输出 → 仪表放大器（差分放大+高共模抑制） → 低通滤波器（滤除高频噪声） → 抗混叠滤波器（保护ADC） → ADC采样
2.1 仪表放大器原理——为什么非它不可？
普通运放能不能做差分放大？能。但精度不够。我早年做过一个项目，用LM358搭差分放大，结果共模抑制比（CMRR）只有60dB左右，工频干扰直接淹没了信号。后来换成仪表放大器，CMRR轻松做到100dB以上，世界清净了。
仪表放大器（Instrumentation Amplifier, IA）本质上是一个三运放结构：两个输入缓冲级加一个差分输出级。它的核心优势有三点：
- 高输入阻抗：不“吸”传感器的电流，信号源不会带不动
- 高共模抑制比：把两根线上的共模噪声（比如地线干扰）一脚踢开
- 增益可调：通常只需要一个外部电阻Rg就能设定增益
以经典的AD620为例，增益公式是：
G = 1 + (49.4kΩ / Rg)举个例子，你想要100倍增益：
Rg = 49.4kΩ / (100 - 1) ≈ 499Ω嗯，这里要注意：Rg的精度直接影响增益精度。我建议用0.1%精度的金属膜电阻，别省这个钱。
我的经验： 选型时别只看增益带宽积。压传感器信号频率通常很低（DC~几百Hz），所以GBW不是瓶颈。真正要盯的是CMRR随频率的衰减曲线。有些便宜的仪表放大器，在100Hz时CMRR就掉到80dB以下了，那还不如用分立方案。
2.2 差分放大电路搭建——实战接线
仪表放大器内部虽然复杂，但用起来很简单。以AD620为例，外围只需要4个元件：
- 1个增益电阻Rg（接在引脚1和8之间）
- 2个去耦电容（每个电源引脚对地，10μF+0.1μF并联）
- 1个参考电压输入（REF引脚，通常接地或接Vref/2）
我画一个典型的接线图给你看：
传感器+ ──┬── 引脚3（+IN）
│
[Rg] ← 增益电阻，接引脚1和8之间
│
传感器- ──┴── 引脚2（-IN）
引脚4（-VS）── -5V ── 10μF ── GND
│
0.1μF ── GND
引脚7（+VS）── +5V ── 10μF ── GND
│
0.1μF ── GND
引脚5（REF）── GND （或接Vref/2用于单电源）这里有个坑：REF引脚不能悬空。我曾经见过有人把REF脚空着，结果输出漂了200mV。REF必须接一个低阻抗的参考电压，通常是GND（双电源）或Vref/2（单电源）。
避坑指南： 我曾经在一个工业现场项目中，传感器和仪表放大器距离有2米远。结果共模噪声大到离谱。后来我加了屏蔽双绞线，并且把屏蔽层单端接地（在仪表放大器端），问题才解决。记住：长距离传输，屏蔽和差分缺一不可。
2.3 低通滤波器设计——截止频率怎么算？
信号放大之后，噪声也被放大了。这时候需要低通滤波器把高频噪声干掉。最常用的是一阶RC低通，简单可靠。
截止频率公式：
f_c = 1 / (2π × R × C)举个例子，你要滤除100Hz以上的噪声：
取 R = 10kΩ
则 C = 1 / (2π × 10kΩ × 100Hz) ≈ 0.159μF
取标称值 0.15μF，实际 f_c ≈ 106Hz但一阶滤波器的滚降只有-20dB/十倍频，效果一般。我建议用二阶有源低通，比如Sallen-Key结构，滚降-40dB/十倍频，干净得多。
二阶Sallen-Key低通（单位增益）的元件计算：
设截止频率 f_c = 100Hz，品质因数 Q = 0.707（巴特沃斯响应）
取 R1 = R2 = 10kΩ
则 C1 = C2 = 1 / (2π × 10kΩ × 100Hz) ≈ 0.159μF
取标称值 0.15μF
实际 f_c = 1 / (2π × 10kΩ × 0.15μF) ≈ 106Hz
Q = 0.5 × √(C1/C2) = 0.5（当C1=C2时）关键点： 如果你想要平坦的通带响应，用巴特沃斯（Q=0.707）。如果你想要更陡的截止，用切比雪夫，但通带有纹波。我个人90%的场景都用巴特沃斯，省心。
2.4 抗混叠滤波器——ADC的守门员
好，信号已经放大、滤波了。但送到ADC之前，还有最后一关：抗混叠滤波器。
为什么要加它？因为ADC采样时，如果信号中存在高于奈奎斯特频率（f_s/2）的频率分量，这些分量会被“折叠”回基带，产生虚假信号。这就是混叠（Aliasing）。
抗混叠滤波器的设计原则很简单：
- 截止频率 f_c ≤ 0.5 × f_s（f_s是ADC采样率）
- 阻带衰减要足够大，通常要求-60dB以上
- 通带平坦，不影响有用信号
举个例子，你的ADC采样率是1kHz：
奈奎斯特频率 = 500Hz
抗混叠滤波器截止频率设为 200Hz（留余量）
阻带在500Hz处衰减 ≥ 60dB
如果用二阶巴特沃斯（-40dB/十倍频）：
从200Hz到500Hz是2.5倍频，衰减约 40 × log2(2.5) ≈ 53dB
不够！需要再加一级，变成四阶滤波器（-80dB/十倍频）我的做法： 很多时候，我会把低通滤波器和抗混叠滤波器合并。比如用一个四阶巴特沃斯，截止频率设在200Hz，既滤除了高频噪声，又满足了抗混叠要求。省一个运放，少一份噪声。
注意： 抗混叠滤波器是有源滤波器，需要供电。它的电源噪声会直接耦合到信号里。所以滤波器的电源一定要做好去耦，我习惯在每个运放电源引脚放一个10μF钽电容+0.1μF陶瓷电容。
小结
这一章我们走完了信号调理的完整链路：从仪表放大器把微弱的差分信号放大并抑制共模噪声，到低通滤波器干掉高频干扰，再到抗混叠滤波器保护ADC。每一步都有坑，但每一步也都有成熟的解法。
嗯，说白了，信号调理就是跟噪声打仗。你多花一点心思在电路设计上，后面数据处理就轻松十倍。下一章我们聊ADC选型和采样策略，到时候你会感谢今天把滤波器做好的自己。
公众号:蓝海资料掘金营，微信deep3321