第三章 MPW流片流程详解:从设计提交到芯片回片

大家好,我是老张。这一章咱们聊聊MPW流片的完整流程。说实话,很多工程师把精力都放在设计上,觉得流片就是“把GDSII扔给代工厂,然后等着收芯片”。嗯,我当年也是这么想的,直到第一次流片差点翻车……

MPW流片,说白了就是跟别人拼车。你想想看,一次全掩模流片动辄几百万,而MPW把多个设计拼到同一套掩模上,成本分摊下来,一个项目可能只要几十万。但代价是什么?流程更复杂,时间节点更死,容错空间更小。

3.1 整体流程概览

先给大家一张总图,把整个流程串起来。我习惯把MPW流片分成六个阶段:

MPW流片全流程六大阶段 阶段一:设计提交 GDSII / 设计规则检查 阶段二:掩模制作 OPC / 掩模版制备 阶段三:晶圆制造 前道工艺 阶段四:后道工艺 金属化 / 钝化 阶段五:晶圆测试 CP测试 / 良率分析 阶段六:划片 / 封装 T+0 T+2周 T+6周 T+12周 注:T为设计提交截止日,各阶段时间因工艺厂而异

这张图我每次做项目都会贴在墙上。为什么?因为MPW最怕的就是“不知道现在该干什么”。有了这张图,你随时能定位自己处在哪个阶段,下一步该催谁。

3.2 设计提交阶段(T+0 ~ T+2周)

这是整个流程的起点,也是最容易出幺蛾子的地方。我记得有一次,团队在设计提交前三天才发现GDSII里有个版图层次用错了……那三天,我们几乎没合眼。

3.2.1 提交前的检查清单

我个人习惯,在提交前一周就开始跑检查。别等到最后一天,那时候代工厂的服务器也堵车。下面这个清单,我建议你打印出来,逐项打勾:

序号 检查项 说明 我的建议
1 DRC(设计规则检查) 确保所有版图满足代工厂的几何规则 跑三遍,用不同seed
2 LVS(版图与电路一致性) 版图提取的网表与原理图一致 注意浮空节点
3 天线效应检查 长金属线在刻蚀时可能损伤栅氧 加二极管跳线
4 密度检查 各层图形密度需在代工厂要求范围内 加dummy填充
5 光刻兼容性检查 特殊结构是否影响邻近芯片 跟代工厂确认
⚠️ 我曾经踩过的坑: 有一次DRC跑了零错误,但LVS报了一个“floating node”。我当时觉得“就一个节点,应该没事吧?”结果流片回来,那个模块整个不工作。从那以后,LVS零警告我才敢提交。

3.2.2 提交文件清单

代工厂要的东西,比你想象的多。别只给一个GDSII就跑路了。我一般会准备这些:

  • GDSII文件:最终版,命名要规范,比如 project_v3.2_final.gds
  • 工艺层次映射表:你的版图层对应代工厂的哪一层
  • 测试结构说明:哪些是测试PCM,哪些是功能模块
  • 光刻标记:对准标记、套刻标记的位置
  • 划片槽设计:划片道宽度、测试pad位置
💡 小技巧: 提交前,把GDSII用KLayout打开,从顶层到底层逐层看一遍。我习惯用不同颜色标记不同层次,一眼就能看出有没有缺层。这招帮我抓出过三次层次遗漏。

3.3 掩模制作阶段(T+2周 ~ T+4周)

设计提交后,代工厂会先做掩模。这个阶段你基本插不上手,但可以盯着几个关键点。

掩模制作包括:OPC(光学邻近效应修正)、MDP(掩模数据准备)、电子束直写、显影刻蚀。说白了,就是把你的设计图“刻”到掩模版上。

这里有个时间节点你要记住:掩模制作一般需要2周。如果代工厂说“这周就能做完”,你反而要小心——是不是你的设计太简单了?还是他们赶工漏了步骤?

3.4 晶圆制造阶段(T+4周 ~ T+10周)

这是最漫长的阶段。硅光芯片的制造流程跟纯电芯片不太一样,多了几个特殊步骤。

3.4.1 硅光工艺的特殊步骤

步骤 说明 时间占比
SOI衬底制备 顶层硅厚度决定波导性能 ~10%
光刻(多次) 波导层、掺杂层、接触层等 ~30%
刻蚀 波导侧壁粗糙度影响损耗 ~20%
掺杂与退火 调制器、探测器的核心工艺 ~15%
金属化 电极、互连 ~15%
钝化与开窗 保护层,露出pad ~10%

你想想看,每一步都有良率损失。MPW最怕的就是“某个步骤出了问题,整片晶圆报废”。虽然代工厂会尽量保证,但你的设计如果太激进——比如用了超小尺寸的波导——那风险就大了。

🔑 关键里程碑: 在T+6周左右,代工厂会完成前道工艺。这时候你可以要求看一次“在线检测数据”,比如关键尺寸(CD)的测量值。如果偏差超过10%,赶紧跟代工厂开会讨论。

3.5 晶圆测试阶段(T+10周 ~ T+12周)

晶圆加工完成后,就到了“开奖”的时候。这个阶段我建议你亲自去代工厂或者让他们远程直播测试过程。

测试分两步:

  1. PCM测试:代工厂会在划片道里放一些标准测试结构,比如电阻、电容、波导损耗。这些数据能告诉你工艺是否正常。
  2. 功能测试:你的芯片能不能工作,就看这步了。硅光芯片的测试需要光纤耦合,比纯电芯片麻烦得多。
⚠️ 注意: 硅光芯片的测试,光纤对准是个技术活。我见过一个项目,芯片设计没问题,但测试人员没对准,测出来损耗20dB,差点把项目判死刑。后来重新对准,损耗只有3dB。所以,测试结果要结合测试条件来看。

3.6 划片与封装(T+12周 ~ T+14周)

测试完,晶圆会被划成一个个小芯片。硅光芯片的划片跟普通芯片不一样——波导端面需要抛光,不然光纤耦合效率会很低。

封装也是个坑。硅光芯片通常需要跟光纤阵列对准封装,这个对准精度要到亚微米级。我建议你提前跟封装厂沟通,看他们有没有现成的方案。别等芯片回来了再找封装厂,那时候就来不及了。

3.7 关键时间节点汇总

最后,给大家一张时间表,方便你排项目计划:

时间节点 里程碑事件 你的任务
T+0 设计提交截止 提交所有文件,确认签收
T+2周 掩模制作开始 确认掩模数据无误
T+4周 晶圆制造开始 准备测试方案
T+6周 前道工艺完成 检查在线检测数据
T+10周 晶圆制造完成 安排测试资源
T+12周 晶圆测试完成 分析测试数据
T+14周 芯片回片 验收芯片

嗯,整个MPW流片流程就是这样。说白了,就是“设计-制造-测试”三个大环节,但每个环节里都有无数细节。我做了这么多年,每次流片还是会有新问题。但只要你把流程吃透了,至少能保证不犯低级错误。

记住一句话:MPW流片,流程比设计更重要。设计错了可以改版,流程错了可能连改的机会都没有。


公众号:蓝海资料掘金营,微信deep3321