第4章晶圆级测试与良率提升

第四章：晶圆级测试与良率提升

各位同学，今天我们来聊聊晶圆级测试。说实话，这个环节是硅光工艺里最容易被低估的。很多人觉得设计搞定、工艺跑通就万事大吉了，其实晶圆级测试才是真正决定你能不能赚钱的关键。

我见过太多项目，流片出来看着挺好，一上测试台就傻眼。为什么？因为测试方案没设计好，关键参数没抓到，良率分析一团浆糊。今天我就把我在产线上摸爬滚打的经验，掰开了揉碎了讲给你们听。

晶圆级测试，说白了就是在划片之前，先把每颗芯片的好坏摸清楚。我个人习惯把测试方案分成三步走：

我建议你们在设计测试方案时，一定要留出冗余的测试结构。比如每个芯片多放两个光栅耦合器，万一有一个坏了，还能用备用的。我在项目中遇到过，就因为少放了一个耦合器，整批晶圆的测试数据都不完整，那叫一个头疼。

核心原则：测试方案要覆盖所有关键工艺步骤，但也不能过度测试。每多测一个参数，成本就多一分。你想想看，量产时每颗芯片多测10秒钟，一年下来就是几十万的测试机台费用。

晶圆级测试的参数很多，但真正决定芯片能不能用的，就那么几个。我给你们列个表，一目了然：

插损，说白了就是光从输入到输出，被吃掉多少。我一般要求插损小于3 dB，超过这个值，系统级的光功率预算就紧张了。记得有一次，一个客户非要插损做到1.5 dB以下，结果良率直接掉到30%。后来我们一分析，发现是光栅耦合器的设计余量太小，工艺稍微波动就超标。

回损，这个参数容易被忽略。回损不好，反射光会干扰激光器，导致信号抖动。我个人习惯把回损做到40 dB以上，如果低于35 dB，我会怀疑是不是端面有缺陷或者波导有断点。

PDK参数，这个其实不是直接测的，而是通过测试结构反推的。比如测一个环形谐振器的谐振波长，就能算出波导的宽度偏差。我建议你们在晶圆上多放几个PDK测试结构，分布在边缘和中心，这样能看出工艺的均匀性。

避坑指南：我曾经在测试回损时，发现数据忽高忽低。后来排查了半天，发现是光纤端面有灰尘。所以测试前一定要清洁光纤和芯片表面，这个细节能省你很多排查时间。

良率统计，不是简单算个百分比就完事了。我习惯把良率拆成两部分：

为什么这么拆？因为有时候参数良率很高，但功能良率很低。比如插损都很好，但调制器带宽不够，那芯片还是废的。我建议你们用帕累托图来分析，找出影响良率的主要因素。

举个例子，我做过一个项目，良率只有60%。一分析，发现80%的失效芯片都是因为回损超标。再往下查，回损超标的原因里，70%是端面刻蚀不均匀，30%是光栅耦合器设计问题。你看，这样一拆，改进方向就清晰了。

良率分析三步法：

找到缺陷，只是第一步。怎么把缺陷信息反馈给工艺团队，形成闭环，这才是关键。我见过太多团队，测试发现缺陷，写个报告就完事了，下次流片还是同样的问题。

我个人习惯用缺陷地图。就是把每颗芯片的测试结果，映射到晶圆上的物理位置。比如晶圆边缘的芯片插损普遍偏大，那可能是刻蚀工艺在边缘不均匀。中心的芯片回损不好，那可能是光刻对准有问题。

下面这张图，是我常用的缺陷定位流程：

有了缺陷地图，反馈机制就顺理成章了。我建议你们建立周报制度：

这个节奏，我用了好几年，效果不错。关键是形成习惯，不要等出了问题再临时抱佛脚。

注意：反馈机制最怕的就是「信息断层」。测试团队说「插损不好」，工艺团队不知道具体是哪一步的问题。所以缺陷地图一定要标注清楚工艺步骤，比如「光刻-波导层-边缘区域」。信息越细，改进越快。

好了，这一章的内容就这些。晶圆级测试和良率提升，说白了就是「测准、分析透、反馈快」。你们回去可以想想，自己手上的项目，测试方案有没有冗余？良率分析有没有拆到根因？反馈机制有没有形成闭环？

记住，测试不是终点，而是工艺优化的起点。

公众号:蓝海资料掘金营，微信deep3321