第一章 硅光技术概述：从光子集成到硅基光电子
各位同学好，我是你们这门课的老张。在硅光芯片设计这个行当摸爬滚打了十几年，踩过的坑比走过的路还多。今天咱们开篇聊聊硅光技术到底是个啥，以及PDK这东西为什么是咱们吃饭的家伙。
1.1 从光子集成到硅基光电子
先说说光子集成。说白了，就是把原本分立的光学器件——激光器、调制器、探测器、波导这些——统统集成到一块芯片上。这想法听着挺美，对吧？但早期做这事儿用的材料五花八门，比如磷化铟、铌酸锂，工艺不兼容，成本也高。
后来大家发现，硅材料是个宝。硅的加工工艺太成熟了，全球几百条CMOS产线摆在那儿。于是就有了硅基光电子——用硅和硅的化合物（比如氮化硅、锗）来做光子器件。我2010年刚入行时，这还是个冷门方向，现在你看看，数据中心、AI算力互联，哪哪都离不开它。
核心逻辑：光子集成追求的是「把光路做小」，硅基光电子追求的是「用造CPU的工艺造光芯片」。这两件事合在一起，就是咱们这门课要讲的全部。
为什么会这样？因为电芯片的带宽快到头了。铜线的信号损耗、发热，都是硬伤。光不一样，一根波导能传几十Tbps的数据，功耗还低。你想想看，未来的算力集群，内部互联全是光，这市场有多大。
1.2 硅光技术的核心优势与挑战
优势这块，我简单列几条实在的：
- 成本低：用CMOS产线，一次流片几万片，单片成本摊到几毛钱。我记得2015年有个项目，用磷化铟做光收发模块，单通道成本200块；换成硅光方案，直接干到20块。
- 集成度高：硅的折射率差大，波导弯曲半径可以做到5微米以内。同样功能，硅光芯片面积只有磷化铟的十分之一。
- 与电芯片兼容：硅光芯片可以直接和CMOS驱动芯片做3D封装，甚至单片集成。我见过最狠的方案，是把激光器、调制器、探测器、驱动电路全做在一个芯片上。
但挑战也不少，嗯，这里要注意：
- 光源问题：硅是间接带隙材料，发不了光。目前主流方案是外接激光器，或者用III-V族材料键合。我有个项目就栽在这上面——键合界面反射太大，光功率损失了3dB。
- 温度敏感：硅的折射率随温度变化明显，大概1.8×10⁻⁴ /℃。你想想看，数据中心里温度波动个20度，波分复用器的通道就偏了。所以硅光芯片通常需要加热器或者温控。
- 工艺容差：CMOS工艺是为电芯片优化的，做光波导时，刻蚀深度差个10纳米，损耗就翻倍。我曾经遇到过一批片子，同一片wafer上，不同die的波导损耗差了2倍——后来查出来是刻蚀机气体流量不均匀。
个人经验：做硅光设计，千万别把工艺参数当理想值。我习惯在设计阶段就留20%的余量，比如波导宽度设计成450nm，但仿真时按430nm和470nm各跑一遍。这叫「工艺角仿真」，后面咱们会详细讲。
1.3 PDK在硅光设计中的角色
PDK，全称Process Design Kit，工艺设计套件。说白了，就是晶圆厂给你的一套「积木说明书」。它告诉你：
- 有哪些基础器件可以用（波导、耦合器、调制器、探测器...）
- 每个器件的尺寸、性能参数、版图规则
- 怎么把这些器件连起来，形成完整的光路
没有PDK，你就像在没有地图的森林里开车。我早期做设计时，晶圆厂只给了一个PDF文档，里面列了几种波导的损耗值。结果我画完版图，流片回来发现，波导拐弯处的损耗比文档里大了5倍——因为文档没写最小弯曲半径。
PDK的核心内容，我整理成了一张表：
| PDK组件 | 包含内容 | 我的使用建议 |
|---|---|---|
| 器件模型 | S参数、等效折射率、损耗曲线 | 一定要看模型适用的波长和温度范围 |
| 版图单元 | GDSII文件、层次定义、设计规则 | 检查最小线宽和间距，别超工艺极限 |
| 仿真脚本 | Lumerical/COMSOL接口文件 | 我习惯先跑一遍官方例程，验证环境 |
| 验证规则 | DRC/LVS脚本 | 别跳过DRC，我吃过亏 |
PDK在硅光设计中的角色，我用一张图来展示：
从这张图你能看出来，PDK就像一座桥。桥的一头是晶圆厂的工艺能力，另一头是设计师的创意。没有这座桥，你的设计再牛，也落不了地。
避坑指南：我曾经接手过一个项目，设计师用了上一代PDK的器件模型，但流片时晶圆厂已经升级了工艺。结果调制器的带宽从40GHz掉到了25GHz，整个项目延期三个月。所以，每次开工前，一定确认PDK版本和晶圆厂当前工艺一致。
好了，第一章就聊到这儿。PDK这东西，后面咱们会反复用到。你只要记住一句话：PDK是硅光设计的「宪法」，所有设计都要在它的框架内进行。 下一章，咱们开始动手，看看PDK里那些文件到底长什么样。