2、CPO核心架构：CPO系统的基本组成与架构分类
好，咱们今天聊聊CPO的核心架构。说白了，就是搞清楚一个CPO系统里到底有哪些东西，它们怎么搭在一起的。
我刚开始接触CPO时，第一反应是：“这不就是把光模块塞到芯片旁边吗？”后来发现，远没那么简单。CPO的架构设计，决定了整个系统的性能天花板。
2.1 CPO系统的基本组成
一个典型的CPO系统，主要由四大块构成。我习惯把它们叫做“光-电-驱-算”四件套。
2.1.1 光源
光源是CPO的“心脏”。没有光，一切都是白搭。
- 激光器类型：目前主流是InP（磷化铟）激光器，也有GaAs（砷化镓）的。我个人更倾向InP，因为它在高温下的表现更稳定。
- 工作波长：通常用1310nm或1550nm波段。1310nm色散小，适合短距；1550nm损耗低，适合长距。CPO内部互联，1310nm用得更多。
- 集成方式：有外置光源和片上集成两种。外置光源维护方便，但耦合损耗大；片上集成损耗小，但工艺难度高。
2.1.2 调制器
调制器负责把电信号“写”到光上。它决定了信号的速率和质量。
- 马赫-曾德尔调制器（MZM）：最成熟，线性度好，但体积大。
- 微环调制器（MRM）：体积小，功耗低，但对温度敏感。嗯，这里要注意，MRM的温控是个坑。
- 电吸收调制器（EAM）：结构简单，适合集成，但消光比不如MZM。
为什么会这样？因为不同的调制器，物理原理不同。MZM靠干涉，MRM靠谐振，EAM靠吸收。你想想看，原理决定了它们的优缺点。
2.1.3 光纤阵列
光纤阵列是光信号的“高速公路”。它把调制好的光信号，从芯片上引出来。
- 光纤类型：单模光纤（SMF）和多模光纤（MMF）。CPO几乎只用单模，因为带宽大。
- 阵列间距：常见的有127μm、250μm等。间距越小，集成度越高，但耦合难度也越大。
- 耦合方式：有端面耦合和光栅耦合。端面耦合效率高，但需要精确对准；光栅耦合容差大，但带宽受限。
2.1.4 ASIC
ASIC是CPO的“大脑”。它负责处理电信号，驱动调制器，并接收来自光接收机的信号。
- 制程工艺：目前主流是7nm，5nm也在快速推进。制程越先进，功耗越低，速率越高。
- SerDes接口：ASIC内部集成了大量的SerDes，用于和外部交换数据。速率从112Gbps到224Gbps不等。
- DSP功能：现代ASIC都内置了DSP，用于补偿信号损伤。比如色散补偿、非线性补偿等。
我个人的习惯是，在评估ASIC时，不光看它的算力，还要看它的功耗和散热设计。CPO的散热瓶颈，往往就在ASIC上。
2.2 架构分类
CPO的架构，按速率可以分为3.2T、6.4T和51.2T。不同速率，架构差异很大。
2.2.1 3.2T架构
3.2T是CPO的入门级。它通常采用“光引擎+ASIC”的分离式架构。
- 光引擎：独立封装，包含光源、调制器和接收机。
- ASIC：独立芯片，通过PCB走线和光引擎连接。
- 互联方式：主要靠PCB上的高速差分线。速率一般在112Gbps左右。
这种架构的好处是成熟、成本低。坏处是信号损耗大，功耗高。我记得在2019年，3.2T的CPO方案刚出来时，大家都觉得挺惊艳。现在回头看，其实挺粗糙的。
2.2.2 6.4T架构
6.4T是当前的主流。它开始采用“2.5D封装”技术。
- 硅中介层：光引擎和ASIC都倒装在一个硅中介层上。
- 微凸点：通过微凸点实现芯片间的互联，间距可以做到几十微米。
- 速率提升：SerDes速率提升到224Gbps，通道数也翻倍。
你想想看，2.5D封装的好处是什么？信号路径短了，损耗小了，功耗也降了。但代价是封装成本高了，良率也低了。
2.2.3 51.2T架构
51.2T是未来的方向。它需要用到“3D封装”或“共封装”技术。
- 3D堆叠：光引擎直接堆叠在ASIC上方，通过硅通孔（TSV）互联。
- 片上光源：光源直接集成在光引擎芯片上，省去了外置光源的耦合损耗。
- 超高密度：通道数达到上百个，单通道速率224Gbps甚至更高。
为什么会这样？因为到了51.2T，传统的2.5D封装已经无法满足带宽和功耗的要求。必须把光引擎和ASIC“贴”在一起，才能把信号路径缩到最短。
我曾经参与过一个51.2T的预研项目，最大的挑战不是设计，而是散热。光引擎和ASIC堆在一起，热密度极高。我们试了好几种散热方案，最后才找到一个勉强能用的。
2.3 架构对比
为了让你看得更清楚，我整理了一个表格：
| 架构 | 封装方式 | 互联速率 | 通道数 | 典型功耗 | 成熟度 |
|---|---|---|---|---|---|
| 3.2T | 分离式 | 112Gbps | 32 | ~30W | 高 |
| 6.4T | 2.5D封装 | 224Gbps | 32 | ~50W | 中 |
| 51.2T | 3D封装 | 224Gbps+ | 128+ | ~150W | 低 |
从表格可以看出，随着速率提升，封装方式越来越复杂，功耗也越来越高。但通道数的增加，也带来了带宽的飞跃。
2.4 核心架构图
下面这张图，展示了CPO系统的核心架构。我特意用SVG画的，你可以看到各个组件之间的关系。
这张图里，你可以看到光引擎、ASIC、光纤阵列和互联层之间的关系。光信号从光引擎出来，经过光纤阵列传输；电信号在ASIC内部处理，通过互联层和外部接口交换数据。
好了，CPO的核心架构就讲到这里。记住，架构的选择，取决于你的速率目标和成本预算。没有最好的架构，只有最合适的。