4、电互连链路建模：高速电信号传输线模型、SerDes模型、均衡器模型
各位同学，咱们今天聊点实在的。CPO封装里，光信号进来之前，电信号得先跑通。说白了，电互连链路就是整个系统的“血管”。血管堵了，心脏再强也没用。我这些年做封装仿真，踩得最多的坑，反而都在电这边。
为什么？因为光路你可以算得八九不离十，但电路——尤其是高速电路——它太“调皮”了。信号一上10Gbps，PCB上的一根走线就不再是导线，它变成了天线、变成了电容、变成了电感。嗯，咱们今天就把这层窗户纸捅破。
4.1 高速电信号传输线模型
先问大家一个问题：一根铜线，什么时候不能当铜线用？答案是：当信号的上升时间小于传输线延迟的两倍时。这时候，你必须把它当成传输线来处理。
我在项目中遇到过最典型的情况：某次25Gbps的SerDes链路，眼图死活睁不开。我查了半天，最后发现是封装基板上的一段走线，长度只有3mm，但阻抗控制跑偏了。3mm啊，你想想看，就这么点距离，信号就反射回来了。
传输线模型的核心参数：
- 特征阻抗（Z0）：通常50Ω单端，100Ω差分。这是命根子。
- 传播延迟（TD）：FR4材料大约6.5ps/mm，封装中介层（Interposer）大约7-8ps/mm。
- 衰减（α）：包括导体损耗和介质损耗。频率越高，衰减越狠。
建模的时候，我个人习惯用RLGC模型。R是电阻，L是电感，G是电导，C是电容。这四个参数，决定了信号怎么跑。
// 典型的传输线RLGC参数（单位：每毫米）
R = 0.1 Ω/mm // 直流电阻，高频下由于趋肤效应会增大
L = 0.35 nH/mm // 环路电感
G = 0.01 mS/mm // 介质漏电，高频下显著
C = 0.14 pF/mm // 单位长度电容
这里有个坑：很多人直接用理想传输线模型，忽略了频率相关的损耗。我曾经吃过这个亏——仿真时眼图漂亮得很，流片回来一测，眼图闭合了。为什么？因为仿真用的R是直流值，而实际25Gbps信号下，由于趋肤效应，R变成了直流值的3-5倍。
避坑指南： 我曾经在40Gbps链路仿真中，只用了简单的W-element模型，结果忽略了介质损耗的频率依赖性。后来改用S-parameter模型，才把问题复现出来。记住：超过10Gbps，一定要用频变模型。
4.2 SerDes模型
SerDes，说白了就是“串行器/解串器”。发射端把并行数据变成高速串行流，接收端再把它变回来。这个过程中，信号要经过封装、PCB、连接器，最后到对端。
建模SerDes，我一般分三块：
- 发射机（TX）：包括预加重、去加重、输出阻抗、摆幅控制。
- 信道（Channel）：就是咱们刚才说的传输线模型。
- 接收机（RX）：包括均衡器、时钟恢复（CDR）、判决电路。
你想想看，整个链路里，最脆弱的是哪？是接收端。信号经过长距离传输，幅度衰减了，时序也歪了。接收机得把这些“残废”的信号恢复出来。
个人经验： 我建议在做系统级仿真时，不要用理想的SerDes模型。至少要把TX的预加重和RX的CTLE（连续时间线性均衡器）加进去。否则，你的眼图会“骗人”。
下面是一个典型的SerDes链路模型结构：
// SerDes链路模型（IBIS-AMI风格）
TX:
- 预加重: 2-tap FIR, 系数 [-0.2, 1.0]
- 输出阻抗: 50Ω
- 上升时间: 12ps (20%-80%)
Channel:
- 封装走线: 5mm, Z0=50Ω
- PCB走线: 200mm, Z0=50Ω
- 连接器: S-parameter (SMA)
RX:
- CTLE: 高频增益 +6dB @ 10GHz
- DFE: 5-tap, 自适应算法
- CDR: 相位插值型, 带宽 10MHz
这里要注意，IBIS-AMI模型是目前业界标准。它把SerDes的行为用算法描述，仿真速度快，精度也够。我个人习惯用这个做系统级验证。
4.3 均衡器模型
为什么要均衡？因为信道是个低通滤波器。高频分量衰减大，低频分量衰减小。结果就是：信号的眼图闭合了，码间干扰（ISI）严重。
均衡器就是干这个的——它把高频分量抬起来，或者把低频分量压下去。说白了，就是“拨乱反正”。
常见的均衡器有三种：
| 类型 | 位置 | 原理 | 我的评价 |
|---|---|---|---|
| CTLE | 接收端模拟前端 | 连续时间线性均衡，提升高频增益 | 简单粗暴，但噪声也会被放大 |
| FFE | 发射端或接收端 | 前馈均衡，用FIR滤波器预补偿 | 不放大噪声，但需要知道信道特性 |
| DFE | 接收端判决后 | 判决反馈均衡，消除后标ISI | 效果好，但有误码传播问题 |
我在项目中遇到过最头疼的情况：112Gbps PAM4信号，用了5-tap DFE，结果误码率死活下不去。后来发现是DFE的反馈环路延迟没算对。你想想看，112Gbps下，一个UI（单位间隔）才8.9ps，DFE的反馈必须在下一个符号到来之前完成。这个时序约束，非常苛刻。
均衡器建模要点：
- CTLE：关注其传递函数H(s) = (1 + s/ωz) / (1 + s/ωp)，零极点位置决定均衡效果。
- FFE：关注抽头系数，通常用LMS算法自适应调整。
- DFE：关注反馈抽头数，以及时序收敛速度。
下面是一个CTLE的传递函数示例：
// CTLE传递函数（单极点、单零点）
H(s) = (1 + s / (2π * 5e9)) / (1 + s / (2π * 15e9))
// 直流增益: 0dB
// 零点: 5GHz
// 极点: 15GHz
// 高频增益提升: 约 9.5dB @ 15GHz
这里有个细节：CTLE的零极点位置，需要根据信道损耗来调整。信道损耗大，零点就要往低频移。我一般先跑一个信道S参数，看看3dB带宽在哪，然后反推CTLE参数。
注意： 均衡器不是万能的。我曾经见过有人试图用10-tap DFE去补偿一段50dB损耗的信道——结果DFE根本收敛不了。记住：均衡器能补偿的损耗，通常不超过30dB。超过这个数，你得考虑用中继器或者换材料。
4.4 本章知识体系
为了让大家更直观地理解，我画了一张图。这张图展示了电互连链路建模的核心逻辑：从传输线到SerDes，再到均衡器，层层递进。
嗯，这张图把咱们今天讲的内容串起来了。传输线是基础，SerDes是桥梁，均衡器是救火队。三者配合好了，高速信号才能跑得稳。
最后说一句：电互连链路建模，没有捷径。我做了十几年封装，每次遇到新项目，还是得老老实实从S参数开始看起。但只要你把今天讲的这三个模型吃透了，大部分链路问题都能提前发现。