1、SerDes系统概述：基本架构、调制方式与均衡器角色
各位同学好，我是老李。做SerDes设计这行，一晃十几年了。
今天咱们聊聊SerDes系统的基础。说白了，SerDes就是「串行器/解串器」的缩写。它的任务很简单——把一堆并行数据，变成一根线上串行传输，到了接收端再还原回去。
你想想看，如果不用SerDes，芯片之间通信得拉几十根线。DDR内存就是例子，走线密密麻麻，功耗也大。SerDes只用一两对差分线，速率却能跑到几十Gbps。这就是它的价值。
1.1 SerDes基本架构
一个典型的SerDes链路，我习惯把它分成三块：发送端、信道、接收端。
- 发送端（TX）：负责把并行数据串行化，然后驱动到信道上去。里面包含Serializer（串行器）、FIFO、预加重/去加重电路、输出驱动器。
- 信道（Channel）：就是传输介质。可以是PCB走线、背板、电缆，甚至光纤。信道有损耗，频率越高损耗越大。
- 接收端（RX）：负责把微弱、畸变的信号恢复出来。包含CTLE（连续时间线性均衡器）、DFE（判决反馈均衡器）、CDR（时钟数据恢复）、De-serializer（解串器）。
嗯，这里要注意：发送端和接收端之间，还有一个重要的东西——时钟。SerDes通常采用嵌入式时钟，也就是时钟信息隐藏在数据跳变里，接收端用CDR把它提取出来。这样就不用额外传时钟线了。
核心要点：SerDes的本质是「用时间换空间」——用更高的速率换取更少的引脚数。
我在项目中遇到过一种情况：某次设计16通道SerDes，信道长度只有30cm，但速率跑到28Gbps时，眼图完全闭合。后来发现是发送端预加重没调好。你看，架构对了，细节不到位也不行。
1.2 PAM4与NRZ调制
讲调制方式之前，先问大家一个问题：为什么同样的信道，有人能跑56Gbps，有人只能跑28Gbps？
答案就在调制方式上。
NRZ（非归零码）
NRZ是最基础的调制方式。每个符号传输1比特信息。逻辑1对应高电平，逻辑0对应低电平。它的眼图只有一个「眼睛」。
- 优点：信噪比高，实现简单
- 缺点：每符号只传1比特，要达到高速率需要很高的波特率
PAM4（4级脉冲幅度调制）
PAM4每个符号传输2比特信息。它有4个电平：00、01、10、11。眼图有三个「眼睛」。
- 优点：同样的波特率下，数据速率翻倍
- 缺点：电平间距只有NRZ的1/3，信噪比差，对噪声和失真更敏感
| 参数 | NRZ | PAM4 |
|---|---|---|
| 每符号比特数 | 1 | 2 |
| 电平数 | 2 | 4 |
| 相同速率下波特率 | 高 | 低（一半） |
| 信噪比要求 | 低 | 高（约9.5dB更差） |
| 典型应用 | ≤28Gbps | ≥56Gbps |
我个人习惯是：如果信道损耗不大，优先用NRZ。NRZ的电路设计简单，调试也容易。但到了56Gbps以上，NRZ的波特率太高，信道损耗扛不住，这时候PAM4就成了必然选择。
避坑指南：我曾经在一个项目里，为了省事直接用了PAM4，结果接收端DFE的抽头系数怎么都收敛不了。后来发现是发送端线性度不够，PAM4的四个电平间距不均匀。所以用PAM4时，一定要关注TX的线性度指标。
1.3 均衡器在链路中的作用
信道损耗是SerDes的头号敌人。信号每经过1英寸PCB走线，高频分量就衰减一些。到了接收端，原本方方正正的信号，变成了圆滚滚的「小土包」。
均衡器就是干这个的——把被信道「欺负」的信号，恢复成原来的样子。
均衡器主要分三类：
- 发送端均衡（FFE/预加重）：在发送端提前把高频分量放大。信号经过信道衰减后，刚好变得平坦。我习惯叫它「先打预防针」。
- 接收端线性均衡（CTLE）：在接收端用模拟电路放大高频。CTLE是个高通滤波器，专门补偿信道的低通特性。
- 接收端非线性均衡（DFE）：用数字反馈的方式消除码间干扰（ISI）。DFE不放大噪声，这是它最大的优势。
你想想看，为什么需要这么多均衡器？因为信道损耗不是一成不变的。温度变了、电压变了、甚至PCB板材批次不同，损耗曲线都不一样。单一均衡器搞不定。
均衡器的核心逻辑：发送端做预补偿，接收端做后补偿。CTLE负责「粗调」，DFE负责「精调」。三者配合，才能把眼图打开。
我记得有一次调试56Gbps PAM4链路，眼图完全闭合。CTLE增益调到最大，还是不行。后来发现是发送端预加重没开。打开之后，眼图瞬间打开了30%。你看，均衡器不是孤立工作的，它们是一个团队。
注意：均衡器不是万能的。如果信道损耗太大（比如超过30dB），再好的均衡器也救不回来。这时候要考虑中继器（Repeater）或者换更好的信道材料。
1.4 本章知识体系
下面这张图，是我自己总结的SerDes均衡器知识框架。你可以把它当作整个课程的地图。
这张图把本章内容串起来了。你看，架构是骨架，调制方式是血肉，均衡器是灵魂。三者缺一不可。
好了，第一章就到这里。内容不多，但都是基础。后面我们会深入每个模块的VerilogA建模细节。到时候，我会带着大家从零开始写代码，把每个均衡器的行为模型搭出来。
公众号:蓝海资料掘金营，微信deep3321