4. 无源信道建模：PCB走线模型、过孔与连接器模型、背板与电缆模型

各位好，咱们今天聊聊无源信道建模。说实话，这是SerDes链路里最容易被低估的一环。很多人觉得PCB走线不就是一根铜线嘛，能有多复杂？嗯，等你跑到28Gbps以上，就知道这根「铜线」有多不听话了。

我个人习惯把无源信道分成三类：PCB走线、过孔与连接器、背板与电缆。咱们一个一个来拆解。

4.1 PCB走线模型

PCB走线，说白了就是微带线或带状线。低频时它就是根导线，高频时它就是个传输线。为什么？因为信号波长和走线长度可比了。

我遇到过最典型的坑：某次项目里，设计工程师觉得走线短，不用做阻抗控制。结果眼图一测，完全睁不开。后来一量，阻抗偏差超过20%。所以记住：只要是高速信号，哪怕只有1cm，也得按传输线处理。

4.1.1 传输线参数

PCB走线的核心参数就四个：

• 特性阻抗Z₀：通常50Ω单端，100Ω差分
• 单位长度电感L：决定信号传播速度
• 单位长度电容C：影响阻抗和延迟
• 单位长度电阻R：高频时趋肤效应显著

这里有个经验公式，我经常用：

Z₀ ≈ √(L/C)   （无损近似）
延迟 ≈ √(LC)   （每单位长度）

但实际中，损耗不可忽略。尤其是FR4板材，介电损耗在10GHz以上会急剧增加。我建议用2D场求解器提取参数，别用手算。

4.1.2 损耗机制

PCB走线的损耗主要来自三方面：

损耗类型	来源	频率特性	典型值（10GHz）
导体损耗	趋肤效应	∝ √f	0.1-0.3 dB/cm
介电损耗	材料极化	∝ f	0.2-0.5 dB/cm
辐射损耗	不连续结构	∝ f²	通常可忽略

你看，介电损耗随频率线性增长，到了56Gbps PAM4时代，这玩意儿是主要限制因素。我曾经有个项目，就因为板材选成了普通FR4，结果链路预算死活不够。后来换成Megtron 6，损耗直接降了一半。

4.2 过孔与连接器模型

过孔和连接器，是信道里最头疼的不连续点。为什么？因为它们是三维结构，没法用简单的传输线模型描述。

4.2.1 过孔建模

过孔的寄生效应包括：

• 寄生电容：过孔焊盘与参考平面之间
• 寄生电感：过孔本身和反焊盘
• 谐振：过孔短桩（stub）引起

我见过最惨的案例：某板卡上用了通孔，过孔stub长度2mm。结果在15GHz处出现了一个深陷的谐振谷，眼图直接闭合。后来改成背钻，把stub去掉，问题解决。

过孔的等效电路模型长这样：

         L_via
   ——/\/\/\—— 
   |        |
   C_pad    C_pad
   |        |
   GND      GND

其中L_via大约0.5-1nH，C_pad大约0.1-0.5pF。具体值取决于过孔直径、焊盘大小、层叠结构。

4.2.2 连接器模型

连接器比过孔更复杂。它包含：

• 接触电阻（低频损耗）
• 寄生电感和电容（高频谐振）
• 阻抗不连续（反射）
• 串扰（相邻引脚）

连接器厂商通常会提供S参数模型。但注意：别直接拿来用。我吃过这个亏——厂商模型是在理想测试板上测的，和你的实际PCB层叠完全不同。正确的做法是：把连接器模型嵌入到你的PCB层叠里，重新仿真。

4.3 背板与电缆模型

背板和电缆，是长距离传输的主力。它们的损耗更大，频率响应更复杂。

4.3.1 背板模型

背板其实就是一块大PCB，但有几个特点：

• 长度长：通常30-100cm
• 过孔多：每个连接器位置都有过孔
• 阻抗控制难：因为层叠厚，线宽宽

背板的损耗模型可以用幂律模型近似：

H(f) = exp(-α·f^β · L) · exp(-j·2π·f·τ)

其中α是损耗系数，β通常在0.5-1之间，L是长度，τ是延迟。

但这个模型太粗糙。我建议用分段线性模型：把背板分成若干段，每段用S参数级联。这样能捕捉到阻抗不连续和反射。

4.3.2 电缆模型

电缆和PCB走线不同：

• 同轴电缆：屏蔽好，损耗低，但贵
• 双绞线：差分传输，抗共模干扰
• 带状电缆：便宜，但串扰大

电缆的损耗主要来自：

• 导体损耗（趋肤效应）
• 介电损耗（绝缘材料）
• 辐射损耗（屏蔽不完美）

我记得有个项目，用了10米长的同轴电缆传25Gbps信号。一开始怎么都调不通，后来发现电缆的介电损耗在10GHz以上急剧增加。换成低损耗电缆后，眼图瞬间清晰。

好了，关于无源信道建模，咱们就聊到这儿。记住一句话：信道模型越精确，你的均衡器设计就越轻松。别在建模上偷懒，否则后面有你受的。

---