第4章核心装备

4、核心装备：光刻机、刻蚀机、薄膜沉积设备

做芯片这行十几年了，每次跟人聊到产业链，大家最关心的总是光刻机。说实话，这玩意儿确实牛，但你要说芯片制造全靠它，那也不对。我习惯把光刻、刻蚀、薄膜沉积这三样称为「铁三角」——少了谁，芯片都造不出来。

今天咱们就掰开揉碎，聊聊这三台核心装备到底在干啥。

光刻机的作用，说白了就是把设计好的电路图「印」到晶圆上。你想想看，一张指甲盖大小的芯片上，要放上百亿个晶体管，这精度得多恐怖？

我个人习惯把光刻机理解成一台超级精密的投影仪。光源穿过掩模版（就是那张电路图的底片），经过透镜缩小，最后投射到涂了光刻胶的晶圆上。光刻胶一曝光，电路图形就「印」上去了。

核心指标：分辨率

分辨率决定了你能刻多细的线。目前最先进的 EUV（极紫外）光刻机，波长只有 13.5nm，能做到 7nm、5nm 甚至 3nm 的节点。我当年做 28nm 项目时，用的还是 193nm 的浸没式光刻机，那会儿觉得已经很牛了——现在回头看，真是小巫见大巫。

光刻机的主要参数对比：

类型	光源波长	典型工艺节点	代表厂商
深紫外（DUV）	248nm / 193nm	130nm ~ 28nm	ASML、佳能、尼康
浸没式 DUV	193nm（水浸）	28nm ~ 7nm	ASML
极紫外（EUV）	13.5nm	7nm 及以下	ASML（独家）

避坑指南

我曾经在选型时犯过一个错：光看分辨率，没考虑套刻精度。结果做出来的芯片，层与层之间对不准，直接报废。记住，光刻机不是分辨率越高越好，套刻精度同样关键。

光刻完了，电路图形是印上去了，但那些没被光刻胶保护的地方，得把材料去掉——这就是刻蚀机干的活。

刻蚀分两种：湿法刻蚀和干法刻蚀。湿法就是用化学药水泡，简单粗暴，但精度差。干法刻蚀用的是等离子体，像一把精密的「离子刀」，想切哪儿切哪儿。

我做过一个 3D NAND 的项目，那玩意儿要刻几十层，每层深度得一模一样。干法刻蚀的均匀性控制，那叫一个头疼。你想想看，一片晶圆上，边缘和中心的速度不一样，刻出来的深度就不一样——这怎么整？

解决办法是调整气体流量和射频功率的分布。嗯，这里要注意，刻蚀机的气体化学配比，直接决定了刻蚀速率和侧壁形貌。比如刻氧化硅和刻氮化硅，用的气体完全不同。

刻蚀机的关键指标

目前刻蚀机市场，泛林半导体（Lam Research）、东京电子（TEL）、应用材料（AMAT）三家占了大部分份额。国内的中微半导体在介质刻蚀上做得也不错，我参观过他们的产线，技术底子挺扎实。

芯片制造本质上就是一层一层往上堆材料。光刻和刻蚀是「减法」，薄膜沉积就是「加法」。

薄膜沉积主要分两类：

还有一种叫原子层沉积（ALD），这玩意儿更精贵。它一次只长一层原子，控制精度到原子级。我当年做高 k 栅介质时，用的就是 ALD 设备——那层氧化铪只有 2nm 厚，用 CVD 根本控制不住。

个人经验

薄膜沉积最怕什么？颗粒污染。我曾经因为一个腔体没清洁干净，整批晶圆上全是针孔，几十万美金打水漂。后来我养成了一个习惯：每次开机前，先跑一遍「空片」做颗粒测试。

薄膜沉积设备的主要玩家：应用材料（AMAT）、泛林半导体（Lam）、东京电子（TEL）。国内拓荆科技在 PECVD 上做得不错，已经进了不少产线。

光刻、刻蚀、薄膜沉积，这三台设备不是各干各的，而是紧密配合。一个典型的工艺流程是这样的：

你想想看，一个 7nm 的芯片，可能要重复上百次这样的循环。任何一台设备出问题，整批晶圆就废了。

警告

千万别小看设备之间的匹配。我见过一个案例：光刻机和刻蚀机来自不同厂商，结果光刻的图形边缘有微小的「毛刺」，刻蚀机把它放大了，导致电路短路。设备选型时，一定要做整线验证。

下面这张图，是我自己整理的「铁三角」知识框架，方便你理解它们之间的关系：

这张图我画了好几次才满意。你看，三个设备之间是串联关系，但又不是简单的线性——它们互相影响，互相制约。光刻没做好，刻蚀再牛也救不回来；薄膜质量差，光刻图形也会变形。

做芯片制造，说白了就是跟这三台设备打交道。我经常跟团队说：别光盯着光刻机，刻蚀和沉积同样重要。一台 EUV 光刻机确实贵，但如果没有好的刻蚀机和薄膜沉积设备配合，它也就是个摆设。