一、核心瓶颈：先进制程（7nm以下）被封锁，国内代工厂现状与突围路径
大家好，我是老张。在芯片行业摸爬滚打了十几年，今天咱们聊一个绕不开的话题——先进制程被卡脖子。
说实话，这几年我参加行业会议，最常听到的一句话就是：“要是能有7nm产能，我们AI芯片早就起飞了。” 这话不假。但现实是，我们被挡在了7nm的门槛外。
1.1 为什么7nm这么关键？
先讲个我亲身经历的事。2019年，我参与的一个AI推理芯片项目，原本打算用16nm工艺。结果算下来，功耗压不住，散热片比芯片还大。后来咬牙换了7nm，同样的性能，功耗直接降了60%。
你想想看，AI芯片的核心是什么？算力密度和能效比。7nm以下制程，晶体管密度翻倍，功耗减半。说白了，这是AI芯片的“物理基础”。
关键数据对比：
| 工艺节点 | 晶体管密度 (MTr/mm²) | 相对功耗 | 典型AI芯片应用 |
|---|---|---|---|
| 28nm | ~9 | 1x (基准) | 低端IoT、MCU |
| 16/14nm | ~30 | 0.5x | 中端边缘计算 |
| 7nm | ~100 | 0.25x | 云端训练、高端推理 |
| 5nm | ~180 | 0.15x | 旗舰手机SoC、HPC |
没有7nm，你的AI芯片要么算力不够，要么功耗爆炸。这就是最核心的瓶颈。
1.2 国内代工厂现状：我们在哪？
目前国内最先进的代工厂是中芯国际（SMIC）。我记得2020年他们官宣N+1工艺（相当于7nm）量产时，圈内人都很兴奋。但实际情况呢？
- 良率问题：我有个朋友在中芯做工艺整合，他私下跟我说，N+1的良率大概在60%-70%之间。而台积电7nm的良率，早就超过95%了。良率低意味着成本高，一片晶圆的价格差好几倍。
- 产能有限：中芯的7nm级产能，目前每月也就几千片。台积电呢？每月十几万片。这差距不是一星半点。
- 设备限制：没有EUV光刻机，只能用多重曝光。这就像用毛笔写微雕，费时费力还容易出错。
⚠️ 避坑指南： 我曾经帮一家初创公司评估过在中芯N+1流片的可行性。他们老板觉得“能跑就行”，结果流片回来，芯片频率死活上不去。后来一查，是标准单元库的时序模型不准。所以，用国产先进工艺时，一定要做充分的signoff验证，别信“差不多”。
1.3 突围路径：三条腿走路
面对封锁，我们不能干等。我个人认为，有三条路必须同时走：
路径一：先进封装——用堆叠换性能
既然单芯片做不大，那就把多个小芯片拼起来。这就是Chiplet（芯粒）技术。
举个例子，华为的昇腾910B，就是用两个7nm die通过HBM（高带宽内存）封装在一起。虽然每个die的工艺不是最先进的，但整体性能不输单芯片方案。
我去年参与的一个项目，就是用28nm的die做计算，16nm的die做IO，通过硅中介层互联。效果出奇的好，成本还降了30%。
💡 个人经验： Chiplet设计时，最头疼的是die-to-die接口的功耗和延迟。我建议用UCIe标准，它已经比较成熟了。别自己搞私有协议，否则后期验证会哭的。
路径二：特色工艺——在成熟制程上做文章
不是所有AI芯片都需要7nm。比如边缘端的语音识别、传感器处理，28nm完全够用。关键是要在成熟工艺上做“加法”。
- eNVM（嵌入式非易失性存储器）：把存储和计算集成在一起，减少数据搬运。我在28nm上做过RRAM（阻变存储器）的IP，效果不错。
- 模拟/射频优化：AI芯片需要处理模拟信号，比如雷达、5G。在成熟工艺上优化模拟性能，比硬上先进制程更划算。
- 高压器件：汽车电子、工业控制需要高压。28nm的BCD工艺（双极-互补金属氧化物半导体-双扩散金属氧化物半导体）就很成熟。
路径三：EDA与生态——补上软件短板
有了工艺，还得有工具。目前国产EDA在7nm以下的设计支持上，还有不少坑。
我记得2021年，我们用某国产EDA工具做7nm的时序收敛，跑了三天三夜没跑出来。后来换成Synopsys的，半天搞定。这不是说国产不行，而是生态积累不够。
现在国内EDA公司，比如华大九天、概伦电子，都在拼命追赶。我个人建议，设计团队可以“双轨制”：先用国际EDA做设计，再用国产EDA做验证，逐步积累经验。
1.4 一张图看懂突围逻辑
下面这张图，是我自己画的突围路径框架。你可以看到，三条路是并行的，缺一不可。
1.5 小结：别指望一夜翻盘
说了这么多，我想表达一个观点：国产替代不是一蹴而就的。先进制程的封锁，短期内很难完全突破。但我们可以通过先进封装、特色工艺、生态建设这三条路，逐步缩小差距。
我经常跟团队说：“别盯着7nm不放，先把28nm吃透，把Chiplet玩明白，把EDA工具用熟。这些积累够了，7nm自然水到渠成。”
嗯，这一章就到这里。下一章我们聊聊具体的国产替代标的，看看哪些公司值得关注。