一、测试向量基础：什么是测试向量、向量格式与生成方法
大家好，我是老张。在ATE测试这个行当摸爬滚打了十几年，今天咱们来聊聊测试向量——这个听起来简单、但实际坑不少的话题。
说实话，我刚入行那会儿，觉得测试向量不就是一堆0和1嘛，有啥好学的？直到有一次，因为向量格式转换出了错，导致整个测试程序跑飞，芯片差点被烧了……嗯，从那以后，我再也不敢小看这玩意儿了。
1.1 什么是测试向量？
测试向量，英文叫Test Vector，说白了就是一组数字信号。它告诉ATE设备：在某个时刻，芯片的每个引脚应该输入什么电平，又应该输出什么电平。
你想想看，芯片测试的本质是什么？就是给芯片输入一些信号，然后看它输出对不对。测试向量就是这些输入输出信号的“剧本”。
核心概念：测试向量 = 输入激励 + 期望响应
每一行向量代表一个测试周期（Test Cycle），每一列代表芯片的一个引脚（Pin）。
举个例子，一个简单的SRAM芯片有地址线A0-A3、数据线D0-D3、写使能WE、输出使能OE。测试向量大概长这样：
// 时间周期: 50ns
// 格式: A3 A2 A1 A0 D3 D2 D1 D0 WE OE
0 0 0 0 1 1 1 1 1 0 // 写入地址0，数据0xF
0 0 0 1 1 1 1 1 0 1 // 读取地址0，期望输出0xF
0 0 1 0 1 1 1 1 1 0 // 写入地址1，数据0xF
0 0 1 1 1 1 1 1 0 1 // 读取地址1，期望输出0xF
我在项目中遇到过，有些新手工程师把测试向量当成“随便写写就行”。结果向量写错了，芯片明明好的，测试却报Fail。这种“假失效”最让人头疼。
1.2 向量格式：WGL与STIL
测试向量不能光有0和1，还得告诉ATE设备这些信号的时间关系、电平标准。这就引出了向量格式。
目前业界最主流的两种格式是WGL和STIL。我个人的习惯是：做存储器测试，WGL用得更多；做逻辑测试，STIL更常见。但这不是绝对的。
WGL格式（Waveform Generation Language）
WGL是泰瑞达（Teradyne）公司推的格式，历史比较久。它的特点是：
- 用波形定义来描述每个引脚的行为
- 支持周期、时序、电平的灵活定义
- 在存储器测试领域非常流行
一个WGL文件的片段长这样：
// WGL示例
TIMESCALE 1 NS;
PERIOD 50;
WAVEFORM "write_cycle" {
V { '0' = 0V, '1' = 3.3V, 'Z' = HighZ };
TIMING {
A0-A3: @0 NS D 0V, @10 NS D 3.3V;
WE: @0 NS D 0V, @20 NS D 3.3V;
D0-D3: @0 NS D 3.3V;
}
}
STIL格式（Standard Test Interface Language）
STIL是IEEE 1450标准，由EDA厂商和ATE厂商共同制定。它的优势在于：
- 标准化程度高，不同工具之间兼容性好
- 支持更复杂的时序描述
- 在SoC和逻辑测试中更常见
// STIL示例
STIL 1.0;
Signals {
A0-A3 In;
D0-D3 InOut;
WE In;
OE In;
}
Timing {
WaveformTable "default" {
Period '50ns';
Waveforms {
A0-A3 { 0 { '0' { 0ns/0V } } 1 { '1' { 0ns/3.3V } } }
WE { 0 { '0' { 0ns/0V } } 1 { '1' { 0ns/3.3V } } }
}
}
}
我的建议：如果你刚开始接触存储器测试，先学WGL。它更直观，上手快。等做复杂项目了，再补STIL。我曾经带过一个新人，上来就啃STIL标准文档，啃了一个月还是懵的。
1.3 向量生成方法
测试向量怎么来？主要有两种方式：手动编写和自动生成。
手动编写
手动编写就是工程师自己写向量。适合什么场景？
- 小批量芯片测试，比如工程样品验证
- 特殊功能测试，比如某些边界条件
- 调试阶段，快速验证某个猜想
手动编写的优点是灵活，缺点是效率低、容易出错。我记得有一次，手动写一个256Kb的SRAM测试向量，写了整整两天，结果漏了一个地址位，导致整个测试失效。
避坑指南：我曾经因为手动编写向量时，把“读操作”和“写操作”的时序搞反了，导致ATE设备在写周期去读数据，读周期去写数据。结果芯片没坏，测试程序先崩了。所以手动编写时，一定要仔细核对时序。
自动生成
自动生成就是用工具或脚本生成向量。常见的方法有：
- EDA工具生成：比如Mentor的Tessent、Synopsys的DFT Compiler，可以直接输出测试向量
- 脚本生成：用Python、Perl等脚本语言，根据芯片规格自动生成向量
- ATE工具内置生成：有些ATE设备自带向量生成功能，比如Teradyne的IG-XL
自动生成的好处是：
- 速度快，几秒钟生成几百万条向量
- 覆盖率高，可以做到全地址、全数据遍历
- 错误率低，只要脚本没问题，向量就不会错
但自动生成也有坑。我遇到过最典型的问题是：工具生成的向量，时序和实际芯片不匹配。比如工具默认的建立时间、保持时间，和芯片datasheet对不上。所以自动生成的向量，一定要做仿真验证。
1.4 知识体系总览
下面这张图，是我自己总结的测试向量知识体系。你可以把它当成一个“地图”，学完这一章后，心里有个框架。
1.5 小结
这一章我们聊了三个核心问题：
- 测试向量是什么？——就是芯片测试的“剧本”，告诉ATE设备什么时候给什么信号
- 向量格式有哪些？——WGL和STIL，各有各的适用场景
- 向量怎么生成？——手动编写和自动生成，各有利弊
说实话，测试向量是整个ATE测试的基石。向量写错了，后面所有的测试项都是白搭。我见过太多工程师，花大量时间调测试程序，结果最后发现是向量本身有问题。
所以我的建议是：花点时间把向量这块吃透。别急着跑测试，先把向量验证清楚。磨刀不误砍柴工嘛。
一个小技巧：每次写完向量，先用仿真工具跑一遍。仿真过了，再上ATE。这个习惯帮我省了无数调试时间。
公众号:蓝海资料掘金营，微信deep3321