1、3D NAND 技术概览：从平面到立体的革命，为什么我们需要堆叠？
各位工程师朋友，大家好。我是老张，在存储芯片这行摸爬滚打了十几年。今天咱们开始聊海力士的3D NAND堆叠技术。第一节课，我想先聊聊最根本的问题：为什么好好的平面NAND不做，非要搞什么立体堆叠？
说白了，就是平面这条路走到头了。我2010年刚入行那会儿，大家还在拼谁家的制程更先进。从5xnm一路干到1xnm，确实爽。但到了1xnm以下，问题就来了——存储单元之间的干扰大到离谱，数据保持能力直线下降。
我记得有一次，客户反馈一批1znm的芯片，写入后放三个月，数据就丢了。查来查去，就是单元间距太小，电荷泄漏严重。那段时间，我们团队几乎天天加班到凌晨。嗯，从那以后，我就对平面NAND的极限有了切肤之痛。
平面NAND的三大死穴
为什么平面NAND会走到尽头？我总结了三个核心原因：
- 物理极限：当线宽小于15nm时，氧化层厚度只有几个原子层。电子隧穿效应变得不可控。说白了，你存进去的电荷，自己就跑了。
- 单元间干扰：相邻单元靠得太近，一个单元写入时，电场会影响到邻居。这就像你住隔音差的公寓，隔壁打个喷嚏你都听得一清二楚。
- 成本失控：更先进的制程需要EUV光刻机，一台机器十几亿人民币。而且良率极低，我见过某家厂1ynm的良率只有60%出头，这谁受得了？
核心结论：平面NAND在15nm以下，每缩小1nm，成本下降不到5%，但可靠性下降超过20%。这笔账，怎么算都不划算。
3D NAND的破局思路
既然平面走不通，那就换个维度。你想想看，为什么非要在地面上盖平房？盖楼房不行吗？
3D NAND的核心思路就是：把存储单元从水平排列，改成垂直堆叠。这样，每个单元的面积可以做得很大（比如40nm甚至更大），但通过堆叠层数来提升容量。
我个人习惯把3D NAND比作一栋公寓楼：
- 水平方向：每个单元尺寸大，干扰小，可靠性高
- 垂直方向：通过堆叠层数来增加密度，32层、64层、128层、238层...
- 关键工艺：用深孔刻蚀（High Aspect Ratio Etch）技术，在硅片上打出几十微米深的孔，然后一层层沉积材料
这里有个避坑指南：我曾经在128层项目上吃过亏——深孔刻蚀时，如果孔壁的垂直度控制不好，底部的单元和顶部的单元性能差异会非常大。后来我们花了三个月优化刻蚀气体配比，才把这个问题压下去。
3D NAND的核心优势
为什么整个行业都转向3D NAND？我列个表，大家一看就明白：
| 对比项 | 平面NAND（1znm） | 3D NAND（128层） |
|---|---|---|
| 单元尺寸 | ~15nm | ~40nm |
| 单元间干扰 | 严重 | 轻微 |
| 数据保持能力 | 1-3年 | 5-10年 |
| 写入/擦除次数 | ~3000次 | ~10000次 |
| 制程成本 | 极高（EUV） | 中等（传统光刻） |
你看，3D NAND在可靠性、寿命、成本上全面碾压平面NAND。这也是为什么从2013年三星推出第一代3D NAND后，整个行业在短短5年内就完成了切换。
3D NAND的技术演进路线
从2013年到现在，3D NAND经历了三代技术迭代：
- 第一代（2013-2016）：32层-48层，浮动栅极（Floating Gate）结构。代表产品：三星V-NAND第一代
- 第二代（2017-2020）：64层-96层，电荷俘获（Charge Trap）结构。代表产品：海力士72层、三星92层
- 第三代（2021-至今）：128层-238层，双堆叠（Double Stack）结构。代表产品：海力士238层、美光232层
这里有个关键点：为什么从第二代开始，大家都从浮动栅极转向电荷俘获？我在项目中遇到过这个问题——浮动栅极在层数超过64层后，层间干扰变得无法接受。电荷俘获结构用氮化硅作为存储介质，天然具有更好的隔离性。说白了，就是更适合盖高楼。
核心知识体系：一张图看懂3D NAND
下面我用一张SVG图，把3D NAND的核心逻辑串起来。这张图我画了好几次，力求简洁明了：
个人小技巧：我建议大家在理解3D NAND时，不要死记硬背层数。你只需要记住一个核心逻辑：平面拼制程，立体拼层数。制程到极限了，那就堆层数。这个思路，在半导体行业里屡试不爽。
海力士的独特路线
说到海力士，这家公司在3D NAND上走了一条很有意思的路。别的厂商（三星、美光）都在拼命堆层数，海力士却在单元结构上做了很多创新。
比如，海力士在72层产品上率先引入了4D NAND的概念。说白了，就是在3D堆叠的基础上，把外围电路（Page Buffer、Sense Amplifier）放到存储阵列下方。这样，芯片面积可以缩小30%以上。
我记得第一次看到海力士的4D NAND架构图时，心里就一个想法：这招真狠。把外围电路藏到下面，上面全是存储单元，面积利用率直接拉满。后来我们团队也借鉴了这个思路，在某个定制芯片上做了类似的设计，效果确实好。
注意：4D NAND这个叫法，其实是海力士的营销术语。本质上还是3D NAND，只是把外围电路集成到了下方。大家不要被名字迷惑了，核心还是垂直堆叠。
总结：为什么我们需要堆叠？
回到最开始的问题。为什么我们需要堆叠？
答案其实很简单：平面NAND已经走到了物理极限，而3D NAND通过垂直堆叠，打开了新的增长空间。
你想想看，从32层到238层，容量提升了7倍多。而制程呢？从40nm到30nm，容量提升不到2倍。哪个更划算，一目了然。
我个人认为，3D NAND的堆叠层数远没有到天花板。海力士已经在研发500层以上的技术了。未来，我们可能会看到1000层的NAND芯片。到那时，一块指甲盖大小的芯片，就能存下你一辈子的照片和视频。
好了，这一章就到这里。下一章，我们深入聊聊海力士的电荷俘获结构，看看它是怎么做到既小又可靠的。