第3章电气特性与信号完整性

3. 电气特性与信号完整性：VDD/VDDQ电压域、ZQ校准、ODT配置

各位同学，咱们今天聊点实在的。显存调试这事儿，说白了就是跟电信号打交道。你时序调得再漂亮，电压域没整明白，信号完整性一塌糊涂，板子照样点不亮。我这些年调试GDDR6，踩过的坑有一半都跟电气特性有关。今天就把VDD/VDDQ、ZQ校准、ODT配置这三个核心话题掰开揉碎了讲。

3.1 VDD/VDDQ电压域：别小看这0.1V

GDDR6有两个主要的供电轨：VDD和VDDQ。VDD是核心电压，给内部逻辑用的；VDDQ是I/O电压，专门伺候数据收发。这两个电压域必须分开供电，不能混用。

为什么？我举个例子。VDDQ直接决定了信号的眼图高度。VDDQ每降低0.1V，信号摆幅就跟着缩水，噪声容限立马吃紧。我在一个项目里遇到过，板子跑8000Mbps死活不稳，查了半天发现VDDQ纹波超标，换了颗LDO立马解决。

参数	VDD（核心）	VDDQ（I/O）
典型值	1.25V ± 3%	1.35V ± 3%
纹波要求	< 30mVpp	< 20mVpp
上电时序	先于VDDQ	后于VDD

⚠ 警告：VDD和VDDQ的上电顺序不能搞反。必须先VDD后VDDQ，间隔至少100μs。我曾经见过一个团队，上电时序反了，结果芯片内部闩锁，直接报废了8颗样片。

嗯，这里要注意。VDDQ的退耦电容布局非常关键。我个人的习惯是，每颗GDDR6颗粒旁边放4颗0402的0.1μF电容，再加2颗1μF的陶瓷电容。电容离VDDQ引脚越近越好，走线不要超过2mm。

3.2 ZQ校准：让输出阻抗稳如磐石

ZQ校准，说白了就是让显存的输出阻抗精确匹配到240Ω。GDDR6内部有一个可调电阻网络，通过ZQ引脚外挂一个240Ω的参考电阻，芯片内部会自动调整驱动器的阻抗。

为什么需要这个？你想想看，芯片制造有工艺偏差，温度一变阻抗就漂。如果不校准，输出阻抗可能偏到200Ω或者280Ω，信号反射立马变严重。

    🔑 关键点：ZQ电阻的精度必须达到±1%，温度系数要低于100ppm/°C。别为了省几毛钱用普通电阻，我吃过这个亏——用了个±5%的电阻，结果校准出来的阻抗偏差太大，眼图直接闭了。

校准流程是这样的：

上电后，控制器发送ZQCL（ZQ Calibration Long）命令
GDDR6内部启动校准，持续约512个时钟周期
校准完成后，输出阻抗锁定在240Ω ± 5%
之后每隔一段时间（通常40ms）发送ZQCS（ZQ Calibration Short）进行跟踪校准

// ZQ校准命令序列示例（DDR PHY初始化代码片段）
// 上电后先等待VDD和VDDQ稳定
wait(200);  // 200μs

// 发送ZQCL命令
write_reg(PHY_CTRL, 0x01);  // 触发ZQCL
wait(1);  // 等待校准完成

// 检查校准状态
status = read_reg(PHY_STATUS);
if (status & ZQ_DONE) {
    // 校准成功
    printf("ZQ calibration completed, impedance = 240Ω\n");
} else {
    // 校准失败，需要重试
    printf("ZQ calibration failed, retrying...\n");
    write_reg(PHY_CTRL, 0x01);
}

💡 小技巧：我建议在量产测试时，把ZQ校准后的阻抗值读出来做个统计。如果大部分芯片的阻抗都偏上限或下限，说明你的PCB走线阻抗可能有问题，需要调整。

3.3 ODT配置：管好信号反射

ODT，全称On-Die Termination，片上端接。GDDR6的ODT可以配置为40Ω、60Ω、80Ω、120Ω、240Ω或者关闭。ODT的作用是吸收信号反射，让波形更干净。

ODT怎么配？这得看你的拓扑结构。GDDR6通常采用fly-by拓扑，数据线是点对点，地址/命令线是菊花链。我一般这样配：

数据线（DQ/DQS）：接收端ODT配40Ω或60Ω，发送端关闭ODT
地址/命令线（CA）：末端颗粒配60Ω或80Ω，中间颗粒配120Ω或关闭
时钟线（CK）：末端配60Ω，差分对内部端接

为什么会这样？数据线是点对点，信号只在一个发送端和一个接收端之间跑，接收端配个低阻值就能把能量吸干净。地址线是广播式的，信号要经过多个颗粒，末端不端接的话，反射会一路弹回来干扰前面的颗粒。

    🔑 关键点：ODT值不是死的，得根据实际仿真和测试来调。我做过一个项目，仿真显示配60Ω最好，但实测发现40Ω的眼图更开。为什么？因为PCB走线的阻抗实际只有48Ω，不是理论上的50Ω。所以，永远以实测为准。

ODT的配置是通过MR（Mode Register）来设置的。GDDR6的MR6寄存器控制ODT：

// ODT配置示例（通过I2C或SPI访问MR寄存器）
// 设置数据线ODT为40Ω
write_mr(6, 0x02);  // MR6[2:0] = 010 -> RTT_NOM = 40Ω

// 设置地址线ODT为60Ω
write_mr(6, 0x03);  // MR6[2:0] = 011 -> RTT_NOM = 60Ω

// 关闭ODT
write_mr(6, 0x00);  // MR6[2:0] = 000 -> ODT disabled

3.4 知识体系总览

下面这张图把本章的核心逻辑串起来了。电压域是基础，ZQ校准保证输出阻抗准确，ODT配置管理信号反射。三者环环相扣，缺一不可。

3.5 实战避坑指南

最后，我把自己这些年踩过的坑总结一下，你们少走弯路：

电压纹波：我曾经遇到过VDDQ纹波达到50mVpp，结果8000Mbps的眼图高度只有200mV，根本过不了JEDEC标准。后来换了低ESR的电容，纹波降到15mVpp，眼图立马正常。
ZQ电阻布局：ZQ电阻一定要靠近GDDR6颗粒的ZQ引脚，走线越短越好。我见过一个设计，ZQ电阻放在PCB背面，走线绕了30mm，结果校准出来的阻抗偏差了8%。
ODT动态切换：GDDR6支持ODT动态切换，可以在读写操作时改变ODT值。但要注意，切换ODT需要等待至少4个时钟周期，否则信号会乱。我建议在初始化阶段一次性配好，别频繁切换。
温度影响：温度升高时，ODT的实际值会漂移。我做过测试，从25°C升到85°C，40Ω的ODT会漂到43Ω。如果你的系统工作温度范围大，建议用温度补偿算法。

💡 我的习惯：每次调试新板子，我都会先测VDD和VDDQ的纹波，然后用示波器看ZQ校准后的输出波形，最后扫一遍ODT的各个档位，找到眼图最开的那一档。这三步走完，信号完整性基本就稳了。

好了，电气特性这部分就讲到这里。记住一句话：电压是基础，校准是手段，端接是保障。三者都做好了，你的GDDR6才能跑得又快又稳。

📚 课程目录

3. 电气特性与信号完整性：VDD/VDDQ电压域、ZQ校准、ODT配置

3.1 VDD/VDDQ电压域：别小看这0.1V

3.2 ZQ校准：让输出阻抗稳如磐石

3.3 ODT配置：管好信号反射

3.4 知识体系总览

3.5 实战避坑指南