1. RISC-V与FPGA概述：RISC-V指令集架构简介、为什么选择RISC-V做SoC、FPGA平台选择、开源RISC-V核对比
各位同学，欢迎来到这门课的第一讲。
我是你们的讲师，一个在数字IC和FPGA领域摸爬滚打了十几年的老工程师。这些年，我从用MicroBlaze做嵌入式，到后来一头扎进RISC-V的世界，感触挺深的。今天咱们先不急着动手，把地基打牢。聊聊RISC-V到底是什么，为什么它和FPGA是天生一对，以及市面上那些开源核，到底该怎么选。
1.1 RISC-V指令集架构简介
RISC-V，说白了，就是一个指令集架构（ISA）的规范。它不是某个具体的芯片，而是一套“游戏规则”。这套规则定义了软件怎么跟硬件对话。
为什么叫“V”？因为这是伯克利大学做的第五代RISC处理器项目。我当年在学校学的是MIPS，后来工作用ARM，第一次看到RISC-V的指令手册时，第一反应是：这也太清爽了吧？
它的核心特点就三个：
- 开源免费：这是最吸引人的。ARM要收授权费，x86不对外授权。RISC-V呢？你随便用，不用交一分钱。我见过很多初创公司，就是因为这个才敢自己流片。
- 模块化：它不像ARM那样给你一个固定的“套餐”。RISC-V是“基础指令集（RV32I/RV64I）+ 可选扩展（M/A/F/D/C...）”。你需要乘法，就加M扩展；需要原子操作，就加A扩展。灵活得很。
- 简洁优雅：基础指令只有40多条。你想想看，ARMv7的指令集手册上千页，RISC-V的规范手册才两百多页。我刚开始带新人时，让他们读RISC-V手册，一周就能上手写汇编了。
核心知识点： RISC-V不是一款CPU，而是一套开放的指令集标准。它定义了软件和硬件之间的接口，但具体怎么实现（比如流水线几级、缓存多大），完全由你决定。
1.2 为什么选择RISC-V做SoC
这个问题，我经常被问到。尤其是那些习惯了用ARM Cortex-M系列做MCU的工程师。
我的回答很简单：可控性。
做SoC，尤其是FPGA上的SoC，你图的是什么？是灵活性。你用ARM的硬核，比如Zynq，确实方便，但那个核是黑盒子。你改不了它的指令集，也看不到它的内部细节。出了问题，只能等Xilinx的补丁。
用RISC-V就不一样了：
- 你可以定制指令：我在一个AI加速项目中，发现标准指令处理某个矩阵运算太慢。怎么办？我直接给RISC-V核加了一条自定义指令，硬件上改一下译码逻辑，性能直接翻倍。这在ARM上想都别想。
- 没有黑盒：所有RTL代码都是开源的。你可以用Verdi或者GTKWave，把每条指令的执行过程看得清清楚楚。调试起来，心里踏实。
- 生态在快速成长：虽然比不上ARM几十年的积累，但现在的GCC、LLVM、Linux、FreeRTOS都已经原生支持RISC-V了。我去年做的一个项目，直接用Buildroot编译了一套RISC-V的Linux根文件系统，跑起来一点问题没有。
我的建议： 如果你只是想在FPGA上跑个裸机程序，用MicroBlaze或者NIOS II确实快。但如果你想深入理解处理器架构，或者需要高度定制化，RISC-V是唯一的选择。
1.3 FPGA平台选择（Xilinx/Intel/Lattice）
选FPGA，其实就是在选生态和成本。我三个厂家的片子都用过，说说我的感受。
| 厂商 | 代表系列 | 适合场景 | 我的经验 |
|---|---|---|---|
| Xilinx (AMD) | Artix-7, Kintex-7, Zynq | 中高端SoC，需要大量DSP或高速SerDes | Vivado生态最成熟，IP核多。但License管理有点烦人。 |
| Intel (Altera) | Cyclone V, Arria 10 | 低成本、低功耗，或者需要硬核PCIe | Quartus编译速度快，但文档没Xilinx全。我踩过坑。 |
| Lattice | iCE40, ECP5 | 超低功耗、小尺寸、开源工具链 | 适合做原型验证。iCE40配合开源的Yosys工具链，很酷。 |
我个人习惯是：做原型验证用Lattice ECP5，便宜又小巧。做复杂SoC用Xilinx Artix-7，资源够用，社区支持好。Intel的片子，嗯，除非客户指定，我一般不太主动选。
避坑指南： 我曾经在一个项目里选了Intel的Cyclone V，结果发现它的硬核PCIe在Linux驱动上有Bug。折腾了两周，最后换成了Xilinx的片子。所以，选平台前，一定要确认好你需要的硬核IP（比如DDR控制器、PCIe、以太网）在目标平台上的支持情况。
1.4 开源RISC-V核对比（Rocket、BOOM、VexRiscv、SERV）
市面上开源RISC-V核很多，但真正能用在SoC里的，我重点推荐这四个。它们代表了不同的设计哲学。
- Rocket Chip：伯克利出品，用Chisel语言写的。它是一个顺序执行的、5级流水线的核。性能中规中矩，但生态最好。很多SoC（比如低功耗的IoT芯片）都基于它。我第一个RISC-V SoC就是用的Rocket，跑Linux很稳。
- BOOM (Berkeley Out-of-Order Machine)：也是伯克利的，但它是乱序执行。性能跟ARM Cortex-A72差不多。但代价是面积大、功耗高。适合做高性能计算。我记得有一次在Kintex-7上跑BOOM，光逻辑就占了60%的LUT。
- VexRiscv：用SpinalHDL写的。这是一个非常灵活的核。它支持插件式架构，你可以像搭积木一样，选择要不要MMU、要不要浮点、要不要分支预测。我特别喜欢用它做定制化SoC，因为它的代码可读性极好。
- SERV：这是一个“位串行”的RISC-V核。什么意思？它一次只处理1位数据。所以它极其小，可以在最便宜的iCE40 FPGA上跑。但性能嘛，大概只有几MHz。适合做极低成本的控制器。
一句话总结： 想做高性能，选BOOM；想做通用SoC，选Rocket；想做高度定制，选VexRiscv；想挑战极限低成本，选SERV。
下面这张图，是我自己整理的这几个核在资源占用和性能上的大致对比，方便你快速决策。
好了，这一章的内容就到这里。RISC-V的世界很大，我们只是开了个头。记住，选核就像选工具，没有最好的，只有最合适的。