4、总线协议调试：AXI4-Lite与TileLink总线时序分析、地址映射错误排查
总线调试，说白了就是看波形、对协议、查地址。很多同学一上来就盯着信号线发呆，其实没必要。我个人的习惯是：先搞清楚你的主设备要什么，再从设备能提供什么，中间卡在哪一拍。
今天咱们重点聊两个总线：AXI4-Lite 和 TileLink。前者是ARM生态的老将，后者是RISC-V社区的新秀。你想想看，一个SoC里往往两者共存，调试起来各有各的坑。
4.1 AXI4-Lite 时序分析：别被握手信号骗了
AXI4-Lite 是 AXI4 的简化版，去掉了突发传输，但握手逻辑一点没少。我见过太多人盯着 VALID 和 READY 看半天，结果发现是地址通道卡住了。
核心规则：VALID 不能依赖 READY，但 READY 可以等 VALID。这是协议的铁律。
举个例子，写地址通道：
// 主设备发送地址
AWVALID = 1;
AWADDR = 0x1000_0000;
// 从设备准备好接收
AWREADY = 1;
// 握手发生在时钟上升沿，两者同时为高嗯，这里要注意：如果 AWREADY 在 AWVALID 之前拉高，主设备可能永远等不到握手。为什么？因为协议允许从设备提前拉 READY，但主设备必须等到 VALID 和 READY 同时为高才算完成。
我在项目中遇到过一个问题：从设备在复位后默认拉高了 AWREADY，但主设备还没准备好地址。结果 AWVALID 一直为低，总线死锁。排查了半天，最后发现是从设备的 READY 信号逻辑写反了。
调试技巧：用波形看 VALID 和 READY 的交叉点。如果某个通道的 VALID 一直为高但 READY 始终为低，八成是从设备没处理完前一笔事务。
4.2 TileLink 时序分析：A、B、C、D、E 五通道的节奏
TileLink 比 AXI 复杂一些，它有五个通道：A（请求）、B（请求）、C（响应）、D（响应）、E（完成）。说白了，就是主从设备之间来回握手，比 AXI 多了一个完成确认。
我个人觉得 TileLink 最难理解的是 B 通道。B 通道是从设备主动发起的请求，比如缓存一致性操作。很多初学者以为只有主设备能发起请求，结果看到 B 通道有数据就懵了。
// 主设备通过 A 通道发起读请求
A_valid = 1;
A_opcode = Get; // 读操作
A_address = 0x2000_0000;
// 从设备通过 D 通道返回数据
D_valid = 1;
D_data = 0xDEAD_BEEF;
D_opcode = AccessAckData;
// 主设备通过 E 通道确认完成
E_valid = 1;
E_sink = D_sink; // 必须匹配这里有个坑：E 通道的 sink ID 必须和 D 通道的 sink ID 一致。我曾经调试一个缓存一致性协议，发现数据明明回来了，但主设备就是不认。查了半天，原来是 E 通道的 sink ID 写死了 0，而 D 通道返回的 sink ID 是 1。
避坑指南：我曾经在 TileLink 调试中犯过一个低级错误——把 A 通道的地址和 D 通道的数据搞混了。记住：A 通道是请求，D 通道是响应。别在 A 通道上等数据。
4.3 地址映射错误排查：从设备没响应？先查地址
地址映射错误是总线调试里最常见的坑。你发了一个地址，从设备没反应，或者返回了错误数据。这时候别急着怀疑时序，先看看地址对不对。
我一般按这个顺序排查：
- 检查地址范围：从设备配置的基地址和大小是否匹配主设备发出的地址。
- 检查地址对齐：AXI4-Lite 要求地址按 4 字节对齐，TileLink 要求按 beat 大小对齐。
- 检查地址译码逻辑：多从设备共享总线时，译码器是否正确选通了目标设备。
举个例子，假设你的系统有两个从设备：
| 从设备 | 基地址 | 大小 |
|---|---|---|
| UART | 0x1000_0000 | 4KB |
| GPIO | 0x2000_0000 | 4KB |
如果你发了地址 0x1000_1000，UART 应该响应。但如果译码器只检查了高 16 位，0x1000_1000 会被误判为 GPIO 的地址。结果就是两个设备都不响应，总线超时。
排查方法：在波形里抓取地址译码器的输出信号。如果译码器选错了设备，直接改地址映射表。
4.4 实战：AXI4-Lite 与 TileLink 的联合调试
在一个混合总线系统中，AXI4-Lite 和 TileLink 之间通常有桥接器。桥接器的调试是最头疼的，因为两边协议不同，时序也不同。
我记得有一次调试一个 RISC-V SoC，CPU 通过 TileLink 访问 AXI4-Lite 的外设。CPU 发了一个读请求，但外设一直没返回数据。波形上看，TileLink 的 A 通道有请求，AXI4-Lite 的 AR 通道也有请求，但 D 通道就是没响应。
最后发现是桥接器的 outstanding 事务数 配置错了。TileLink 允许 4 个未完成事务，但 AXI4-Lite 只支持 1 个。桥接器没做流控，导致事务丢失。
调试建议：在桥接器两端分别抓波形，对比请求和响应的 ID 是否匹配。如果 ID 对不上，八成是桥接器的缓存逻辑有问题。
4.5 知识体系：总线调试的核心逻辑
下面这张图是我自己总结的总线调试流程，每次遇到问题我都会按这个思路走一遍：
说白了，总线调试就是不断重复「抓波形 → 查地址 → 对协议 → 修逻辑 → 重验证」这个循环。别指望一次搞定，也别被复杂的波形吓到。
最后说一句：无论是 AXI4-Lite 还是 TileLink，地址映射永远是第一道坎。地址对了，时序问题往往迎刃而解。地址错了，你调三天三夜也找不到原因。